专利名称：硬盘驱动器控制器及搭载它的系统的制作方法
技术领域：
本发明涉及HDD(Hard Disk Drive；硬盘驱动器)控制器及搭载它的系统，更详细地说，涉及对PCI(Peripheral Component Interconnect)总线上的PCI装置和HDD之间的数据传送进行控制的HDD控制器，以及搭载该HDD控制器及多个其他PCI装置，并在它们之间进行存取的系统。
背景技术：
以往，作为在以个人计算机(PC)为代表的各种电子设备内的装置间使用的系统总线，为了数据传送速度的高速化或构筑不依赖于处理器的系统体系结构而采用PCI总线。
在PCI总线中，全部的数据传送以块传送作为基础，这些各块传送使用猝发传送来实现。由此，用PCI总线可以实现最大133M字节/秒(数据总线为32比特宽度时)的数据传送速度。此外，PCI总线在规格上、存储器及I/O地址空间两方面支持着猝发传送。
因此，如果有在I/O空间可生成猝发传送的处理器或总线主控器(busmaster)，则通过这些总线主控器产生I/O猝发传送，可进一步高速地进行I/O装置间、及系统存储器和I/O装置之间的数据传送等，可以提高系统性能。
作为谋求这样的高速化的现有技术，提出了以下计算机系统(例如，参照(日本)专利第3579149号公报)，该计算机系统的目的在于，实现从CPU或其他总线主控器经由PCI总线进行的现有的对于被I/O映射的I/O装置的存取处理的高速化。
专利第3579149号公报中记载的计算机系统包括将被分配给PCI总线的规定的I/O地址的I/O装置分配在存储空间中，对于面对I/O装置的I/O存取请求产生存储周期的部件；以及将这种存储猝发周期变换为用于对I/O装置进行存取的多个连续的I/O周期的部件。
但是，在专利第3579149号公报中记载的系统，CPU等成为总线主控器，可对I/O装置进行存取，但对于I/O存取请求产生存储周期，所以对于高速的I/O装置不能赚取充分的总线性能。即，在专利第3579149号公报中记载的系统，用桥接电路来切换I/O存取和存储器存取，至少对于进行的存储器存取部分，即使CPU不介入也可以，但结果变成因每次猝发传送期间的到来而使CPU介入，不能说对于高速的I/O装置以充分的总线性能来完成处理。
而且，专利第3579149号公报中记载的技术，CPU成为总线主控器并对特定的I/O装置进行存取，有时该I/O装置为HDD的情况。因而，对HDD进行控制的HDD控制器变成总线主控器来进行伴随对HDD的存取的数据传送，此时作为目标的其他PCI装置为受控器(slave)存取(目标存取)慢的装置时，未有效使用总线性能。
例如，设HDD控制器被连接到目标存取慢的其他PCI装置A。在PCI装置A成为目标，HDD控制器对目标存取慢的装置A进行存取时，进行在图3中以左半部分的定时图(8猝发部分的数据传送例子)所示的处理。即，PCI装置A因目标存取慢而通过从PCI装置A的PCI I/F发送的TRDY信号，使HDD控制器等待，不能说能够执行高效率的传送处理。
这种情况一般来说不限于专利第3579149号公报中记载的技术，连接到HDD控制器上的其他PCI装置是受控器存取慢的装置、以及在包括了受控器存取慢的PCI装置的IC(Integrated Circuit)芯片上被连接HDD控制器，电路的组合等的设计上，大多也产生这种情况。
作为受控器存取造成的数据传送变慢的理由之一，在某个PCI装置，从PCI装置获取了数据后直接使PCI总线停止而对局部存储器执行写入，并在写入结束后进行再次请求PCI总线上的数据的处理。另一方面，PCI总线通过首先输出地址，接着输出数据的猝发传送而实现高速化，因此，在获取了数据后，将数据例如全部汇总32猝发部分后，进行例如写入页存储器时的高速化。此外，对重复执行PCI总线的停止及再请求进行改进即可，但PCI总线控制器的基本思想不是考虑高速化，所以改进是困难的。
发明内容
本发明的目的是，在HDD控制器和包括它的系统中，与HDD控制器自身相比，在目标存取慢的PCI装置和目标存取快的或同等的PCI装置混杂的情况下，即使在目标存取慢的PCI装置和作为HDD控制器的控制对象的HDD之间进行数据存取的情况下，也可以最大限度地有效利用总线性能，从而执行数据的猝发传送。
本发明的目的是提供一种HDD控制器，在PCI总线上的一个或多个PCI装置和ATA标准的I/O总线上的HDD之间对传送数据进行控制，其特征在于，在执行所述数据的高速猝发传送时，该HDD控制器具有成为所述PCI总线的总线主控器的主控器模式和成为所述PCI总线的受控器的受控器模式。
而且，本发明的另一个目的是提供一种HDD控制器，其特征在于，包括将所述主控器模式和所述受控器模式切换的切换部件。
而且，本发明的另一个目的是提供一种HDD控制器，其特征在于，在所述PCI装置对于受控器存取是比该HDD控制器慢的装置的情况下，该HDD控制器以所述受控器模式进行控制，在所述PCI装置对于受控器存取是比该HDD控制器快的或同等的装置的情况下，该HDD控制器以所述受控器模式进行控制。
而且，本发明的另一个目的是提供一种HDD控制器，其特征在于，在所述PCI总线上，作为所述PCI装置，被连接了对于受控器存取比该HDD控制器慢的PCI装置和快的或同等的PCI装置的两个PCI装置，该HDD控制器包括在对所述HDD进行读/写时，对数据进行加密/解密的加密部件，通过在该HDD控制器被以所述主控器模式控制时和被以所述受控器模式控制时，使所述加密部件有所不同。
而且，本发明的另一个目的是提供一种HDD控制器，其特征在于，在所述受控器模式，对所述HDD读/写由该HDD控制器指定的特定的地址中被存储猝发的数据。
而且，本发明的另一个目的是提供一种HDD控制器，其特征在于，在该HDD控制器上，除了所述HDD以外还被连接了第2台HDD，在该HDD控制器被以所述主控器模式控制时，所述PCI装置的一个PCI装置对所述第2台HDD进行受控器存取。
而且，本发明的另一个目的是提供一种系统，该系统包括了HDD控制器，其特征在于，所述PCI总线上被连接了与所述HDD控制器相比受控器存取慢的PCI装置和快的或同等的其他PCI装置，所述HDD控制器在与所述受控器存取快的或同等的其他PCI装置执行数据的高速猝发传送时成为所述PCI总线的总线主控器，在与所述受控器存取慢的PCI装置执行数据的高速猝发传送时成为所述PCI总线的受控器。
图1是表示本发明的一个实施方式的HDD控制器及搭载了被连接到其上的PCI装置的系统的一个结构例子的方框图。
图2是表示连续执行对图1的系统中的PCI装置A的数据传送及对B的数据传送时的定时图。
图3是表示由以往的HDD控制器执行与图2同样的数据传送时的定时图。
图4是表示本发明的另一个实施方式的HDD控制器的PCI I/F中的一例配置寄存器(configuration register)的图。
图5是表示本发明另一个实施方式的HDD控制器及搭载了被连接在其上的PCI装置的系统的一个结构例子的方框图。
具体实施例方式
图1是表示本发明的一个实施方式的HDD控制器及搭载了被连接到其上的PCI装置的系统的一个结构例子的方框图，在图中，1是HDD控制器，2是HDD，3是PCI装置A，4是PCI装置A(3)的页存储器，5是PCI装置B，6是PCI装置B(5)的页存储器，11是PCI I/F，12是PCI目标控制部件，13是PCI起始器(initiator)控制部件，14是多工器(MPX)，15是猝发存取用双端口存储器，16是ATA(AT Attachment)端控制部件。
本发明的一个实施方式的系统(以下，称为本系统)是在PCI总线上搭载着通过ATA(IDE)标准的I/O总线(ATA总线)连接了HDD2的本发明的HDD控制器1、以及由它们构成的与PCI装置不同的PCI装置A(3)及PCI装置B(5)的系统。这里，ATA是总线的标准，也包含ATA-2、ATAPI等的标准，可应用本发明。
HDD控制器1在PCI总线上的1个或多个PCI装置(这里用装置A、B例示)和ATA总线上的HDD2之间对传送数据进行控制。即，HDD控制器1将PCI总线上的数据传送(输入输出)到ATA上的HDD。这里执行的控制主要是对于从PCI总线上的PCI装置对HDD2的数据写入处理、从HDD2对PCI装置的数据读取处理、以及伴随本发明的主控器模式/受控器模式的切换的处理的控制。
PCI装置A(3)是对通过局部总线连接的页存储器4上的数据可进行读写的存储器装置。同样地，PCI装置B(5)是对通过局部总线连接的页存储器6上的数据可进行读写的存储器装置。这里，作为前提，设PCI装置A(3)为与HDD控制器1相比受控器存取慢的装置，相反地，设PCI装置B(5)为与HDD控制器1相比受控器存取快的或相同程度的装置，进行本发明的说明。再有，图1中虽未表示，当然在PCI装置A(3)及PCI装置B(5)中还分别搭载着具有PCI I/F的PCI控制器。
作为PCI装置A(3)，例如可列举图像处理系统的ASIC(面向特定用途的集成电路)，作为PCI装置B(5)，例如可列举本系统的系统ASIC。作为这个例子中的系统，可列举将PCI总线上的页存储器等的存储器(页存储器4或页存储器6)的数据可写入在HDD2中的多功能的复合机等的图像处理装置，也可以是如后述那样在写入或读取时同时执行加密及解密(带有数据删除功能也可以)的系统。
本发明的HDD控制器1在执行数据的高速猝发传送(例如DMA传送)时，即在进行高速猝发传送模式时，具有主控器模式和受控器模式。主控器模式是HDD控制器1自身成为PCI总线的总线主控器的模式，受控器模式是成为PCI总线的受控器的模式。
采用主控器/受控器的哪个模式，通过被连接到作为数据的交换对象的存储器的PCI装置对于受控器存取比HDD控制器快还是慢来决定就可以。在是慢的装置的情况下，HDD控制器1以受控器模式进行控制，而在是比HDD控制器1快的或同等的装置的情况下，HDD控制器1以主控器模式进行控制就可以。
此外，ATA例如是可以以最大传送速度100MB/秒传送的ATA100，或是以同样的定义下的ATA66、ATA133等的标准。因而，有将HDD以高速移动的数据传送模式和以低速移动的数据传送模式。例如，ATA133的情况下，有以133MB/秒的高速移动的数据传送模式，以及以比其低的低速移动的数据传送模式。因此，如ATA中的数据传送模式那样，比较作为对象的PCI装置的当前的数据传送模式中的受控器存取速度和HDD控制器1的受控器存取的速度，从而决定要使用主控器/受控器的哪个模式就可以。
而且，在HDD控制器1，优选是包括将主控器模式和受控器模式切换的部件。作为这种部件，例如，PCI总线上的CPU通过寄存器设定，通常使HDD控制器1作为总线主控器起作用，并且在为受控器模式时参照图4来进行后述那样的设定。即，由HDD控制器1指定受控器模式基本地址(以下，称为受控器地址)，PCI目标控制部件12作为中心来处理其他PCI装置(这里为PCI装置A(3))按该受控器地址指定传输来的数据。
由此，在将PCI中可进行高速的目标猝发存取的存储器控制器上的局部存储器的数据(在本例子中为页存储器6中的数据)传送到HDD2的情况下，HDD控制器变成总线主控器(起始器)，可以对HDD2高速地传送。而在传送PCI中不能高速地进行目标猝发存取的存储器控制器上的局部存储器的数据(在本例子中是页存储器4中的数据)的情况下，通过存储器控制器(在本例子中是PCI装置A(3))变成总线主控器而可以高效率地进行数据传送。
设HDD控制器1包括PCI I/F11、PCI目标控制部件12、PCI起始器控制部件13、选择输入的多工器(MPX)14、猝发存取用双端口存储器15、以及ATA端控制部件16。PCI I/F11是具有参照图4而后述的装置管理信息表(配置寄存器)等的接口。
PCI起始器控制器13管理HDD控制器1自身成为PCI总线的总线主控器时的控制，在本例子中还管理作为目标的PCI装置B(5)的控制。PCI起始器控制部件13产生用于表示向双端口存储器15是否经由MPX14输出数据的帧信号，并向双端口存储器15及PCI总线上的其他PCI装置(在本例子中为PCI装置A、B)输出。这样，帧信号是表示使数据是否在当前传送中的信号，输出帧信号而直至使PCI总线无效为止，可以确保PCI总线。
PCI起始器控制部件13对帧信号进行提示，同时规定最初的开头地址，从而将数据连续传送规定的猝发数(例如，32猝发)部分，谋求地址和数据的复用。PCI起始器控制部件13在该32猝发传送部分的连续传送结束时，将帧信号无效。这样，表示将数据连续传送多少次的猝发数被固定，如这里例示的那样，在猝发数为32的情况下，表示在地址一次时将数据连续传送32次(32个长字)。
此外，PCI起始器控制部件13在数据传送是双端口存储器15内的数据的Read的情况下，将Read地址经由MPX14输出到双端口存储器15，在数据传送是对双端口存储器15的Write的情况下，将Write地址经由MPX14输出到双端口存储器15。PCI起始器控制部件13在这样读写时使用猝发存取用双端口存储器15，对ATA端控制部件16传送数据，ATA端控制部件16对ATA总线进行控制，从而执行对HDD2的读写。另一方面，对外部的控制，PCI起始器控制部件13通过PCI I/F11并经由PCI总线而控制外部的PCI装置A(3)、PCI装置B(5)。
另一方面，PCI目标控制部件12管理HDD控制器1自身变成PCI总线的受控器(目标)时的控制。在本例子，管理PCI装置A(3)变成总线主控器时的控制。PCI目标控制部件12在HDD控制器1变成受控器的情况下，接受从PCI总线上的其他PCI装置(在本例子中为PCI装置A)输入的帧信号。此时的帧信号例如表示对从PCI装置A(3)传送到PCI目标控制部件的数据是否输入有数据的信号。
此外，PCI目标控制部件12在数据传送是双端口存储器15内的数据的Read的情况下，将Read地址经由MPX14输出到双端口存储器15，在数据传送是对双端口存储器15的Write的情况下，将Write地址经由MPX14输出到双端口存储器15。
MAX14对采用来自PCI目标控制部件12及PCI起始器控制部件13的哪个输入进行选择，并输出来自被选择方的部位的命令及数据。这里的选择仅单纯地输出来自有输入方的控制部件的命令及数据就可以。
猝发存取用双端口存储器15是与可进行Read/Write的双端口对应的猝发传送用的缓冲存储器，这里，说明需要32猝发部分的存储器的双端口存储器。这里，双端口存储器15通过PCI目标控制部件12、PCI起始器控制部件13、或ATA端控制部件16，对总线连接到PCI装置A(3)上的页存储器4、总线连接到PCI装置B(5)上的页存储器6、或HDD2，可进行数据的读取及写入。
这样，HDD控制器1在具有双端口存储器15，并从PCI上向HDD2进行数据的写入的情况下，将PCI上的数据写入到双端口存储器15中，并将该数据读出，从而对HDD2写入数据。在相反的情况下，将HDD2上的数据写入到双端口存储器15中，并将该数据读出，从而写入到PCI总线上的其他存储器(页存储器4、6等)中。
ATA端控制部件16是对与HDD2的数据交换进行控制的部位，在HDD2和双端口存储器15之间进行控制，以通过ATA总线而进行规定猝发数(也称为规定的PCI猝发数。这里用32猝发部分例示)的数据传送。此外，ATA端控制部件16在数据传送是双端口存储器15内的数据的Read的情况下，将Read地址输出到双端口存储器15，在数据传送是对双端口存储器15的Write的情况下，将Write地址输出到双端口存储器15。
再有，在本系统中，在与HDD控制器1相同的PCI总线上，至少设置一个另外的PCI装置即可，这种情况下，如后述那样，根据目标存取的速度，HDD控制器1是变为总线主控器还是变成受控器来执行与该PCI装置的交换被自然决定，从而数据的猝发传送被执行。此外，在HDD控制器1被连接到3个以上的PCI装置的情况下，同样地，作为当前处理对象的PCI装置和HDD控制器1的哪一个成为PCI总线的主控器还是成为受控器被自然决定，根据该决定而执行数据的猝发传送。
图2是表示将对图1的系统中的PCI装置A的数据传送及对B的数据传送连续执行时的定时图，图3是表示将与图2同样的数据传送用以往的HDD控制器执行时的定时图。这里，关于图3，以往的HDD控制器指在执行对被连接到自身的HDD的存取有关的数据传送时成为总线主控器的控制器。
再有，在图2及图3中，在纸面的关系上，表示将对数据进行8猝发传送作为前提的定时图，其说明也是对采用了8猝发传送的情况进行的。此外，在图2及图3中，表示在对PCI装置A传送数据后，对PCI装置B传送了数据的情况下的定时图，但对于数据传送的顺序或传送量进而传送方向，仅用本例子并不能提供，而且有时仅处理一方的PCI装置的数据，但关系到本发明的部分是相同的，省略说明。
此外，在图2及图3中，FRAME#信号是表示是否数据传送中的信号(即表示总线周期的开始及结束的信号)，A是表示地址信号，D是表示数据信号，IRDY#是表示总线主控器(起始器(initiator))完成了数据的输入输出的准备的信号，TRDY#是表示目标完成了数据的输入输出的准备的信号。作为总线主控器的PCI装置(也包含是HDD控制器1的情况)在产生了数据传送的需要时，确定FRAME#信号。该PCI装置的PCI I/F在IRDY#为确定的状态下，开始数据的猝发传送(burst transmission)，在TRDY#被无效的期间等待数据传送。
图2的右半部分是HDD控制器1为总线主控器(起始器)并对作为目标的PCI装置B(5)传送数据的情况下的定时图。此时的TRDY信号、FRAME信号及IRDY信号分别是从PCI装置B(5)的PCI I/F、HDD控制器1的PCII/F11发送的信号，Low是表示准备完毕的信号。TRDY信号由HDD控制器1的PCI I/F11接受，在是未准备完毕的信号的情况下使处理待机。但是，这种情况下的数据传送中，TRDY信号仍是Low，可知数据传送被不延迟地执行。这样，在这种情况下，PCI装置B(5)是目标存取快的装置，所以可通过8猝发传送而平稳地传送数据。
图2的左半部分是PCI装置A(3)成为总线主控器(起始器)并对作为目标的HDD控制器1传送数据的情况下的定时图。此时的TRDY信号、FRAME信号及IRDY信号分别是从HDD控制器1的PCI I/F11、PCI装置A(3)的PCI I/F发送的信号，Low是表示准备完毕的信号。TRDY信号由PCI装置A(3)的PCI I/F接受，在是未准备完毕的信号的情况下使处理待机。但是，这种情况下的数据传送中，TRDY信号仍是Low，可知数据传送被不延迟地执行。这样，在这种情况下，PCI装置A(3)是目标存取慢的装置，所以通过目标存取更快的HDD控制器1成为目标而PCI装置A(3)成为起始器，从而可通过8猝发传送而平稳地传送数据。
图3的左半部分是以往的HDD控制器如以往那样成为总线主控器(起始器)并对作为目标的PCI装置A传送数据的情况下的定时图。此时的TRDY信号、FRAME信号及IRDY信号分别是从PCI装置A的PCI I/F、HDD控制器的PCI I/F发送的信号，Low是表示准备完毕的信号。TRDY信号由HDD控制器的PCI I/F接受，在是未准备完毕的信号的情况下使处理待机。这种情况下的数据传送中，TRDY信号在PCI装置A进行目标存取慢的关系上，大多变为High，可知数据传送被延迟执行。
再有，图3的右半部分表示以往的HDD控制器成为总线主控器，对PCI装置B进行存取时的定时图。这种情况下，与图3的左半部分有所不同，PCI装置B是目标存取快的装置，所以数据传送被不延迟地执行。
比较图3的左半部分和图2的左半部分可知，与以往的HDD控制器相比，在本发明的HDD控制器1，可以省略以往数据传送会停止的时间部分的传送时间，可以高效率高速地执行数据传送。实际上，与以往的制品相比，本发明的制品实现了3倍左右的高速化。
图4是表示本发明另一个实施方式的HDD控制器的PCI I/F中的一例配置寄存器的图。该寄存器是记录于图1的HDD控制器1的PCI I/F11中的例如256字节的装置管理信息表。
作为本发明的其他实施方式，在受控器模式，优选是将HDD控制器1指定的特定地址中被存储猝发的数据可在HDD2中进行Read/Write。因此，在本实施方式，在进行HDD2的高速猝发传送模式时，HDD控制器1同时具有作为PCI的总线主控器的模式和成为PCI的受控器的模式，在成为PCI的受控器的模式，将对特定的地址进行了存储猝发的数据以高速猝发传送(UDMA Mode)方式读/写到HDD2中。再有，本实施方式，对于后述的加密、解密处理，可以同时使用。
在本实施方式中，为了指定与HDD控制器1有关的特定地址，对PCII/F11的寄存器设定特定地址就可以。而且，为了可对该特定地址进行存储猝发，作为特定地址，指定比通常的I/O装置的I/O空间大幅度地扩宽的、如同存储器装置那样的地址空间。即，在本实施方式，尽管HDD2是I/O装置，但正好如同存储器那样，通过对方目的地成为总线主控器并将该特定地址由存储命令进行DAM传送，HDD控制器1成为PCI的受控器模式。成为受控器模式的HDD控制器1可以将发生的数据通过该地址空间的指定来获取。
在图4中，表示设定了这样的特定地址的寄存器。该寄存器可设定PCISlave Mode Base Address(以下，简称为‘受控器模式地址’)作为补偿(offset)。在这种受控器模式地址中，如果设定受控器模式时的地址空间，则在其他装置成为主控器并执行DMA传送时，通过将该地址作为传送目的地来设定，可以执行对HDD控制器1的数据的DMA传送。
再有，相反，在以往的HDD控制器(或DMA控制器)，由于HDD是I/O装置并且地址空间窄，所以不是DMA传送的对象。即，在是I/O空间的32猝发部分的固定地址的情况下，不能使用DMA而CPU重复进行读写，所以处理变慢。另一方面，在本实施方式，通过由PCI I/F11进行双端口存储器15如同具有页存储器那样的地址设定，从而可进行DMA传送。
此外，作为本发明的另一个实施方式，在HDD控制器1上，除了HDD2以外，还可连接第2台的HDD(以下，称为第2HDD)。因而，在HDD控制器1被以主控器模式控制时，一个PCI装置对第2HDD进行受控器存取。
这样，在一个HDD控制器上连接了两台HDD的情况下，两个HDD控制器能够高效率地对HDD进行存取。而在一个HDD控制器成为总线主控器并进行交换期间，另一个PCI装置对第2HDD进行受控器存取，从而可以使两台HDD同时使用高速猝发传送。此外，本实施方式还可以同时进行后述的加密、解密处理。在连接了两台HDD时分别进行加密、解密的情况下，独立进行加密或进行解密、或进行直通、或设定如何进行加密的Mode的密钥等，可以高效率地进行处理。也可以采用一方进行加密，另一方在该期间进行解密的方式。
图5是表示本发明的另一个实施方式的HDD控制器及搭载了被连接在其上的PCI装置的系统的一个结构例子的方框图，在图中，17是加密/解密部件。
在图5所示的结构例子，HDD控制器1除了图1的各构成部件以外，还包括加密/解密部件17。各构成部件的说明如参照图1至图4进行说明的那样，除了加密/解密部件17的说明以外，省略其他的说明。
在图5所示的实施方式中，在PCI总线上，作为PCI装置，假设连接着受控器存取慢的PCI装置和快的或同等速度的PCI装置的两个PCI装置。假设本实施方式的HDD控制器1包括在对HDD2进行Read/Write时，将数据进行加密/解密的加密部件(用加密/解密部件17例示)。在加密/解密部件17中，通过HDD控制器1以主控器模式(受控器存取快的PCI装置)控制时和以受控器模式(受控器存取慢的PCI装置)控制时，而使加密部件有所不同。例如，主控器的情况下以AES(Advanced Encryption Standard)进行加密/解密，在受控器的情况下以DES(Data Encryption Standard)进行加密/解密就可以。
实际上，在将PCI装置A(3)的页存储器4的数据进行加密时，以及在将PCI装置B(5)的页存储器6的数据进行加密时，由于数据的种类不同，所以一般来说必须使加密的方式或密钥等有所不同。而且，在将页存储器4的数据和页存储器6的数据同时处理并向HDD2写入的情况下，使加密方式或密钥有所不同和同时处理自身是不可能执行的。这些在解密时也是同样。
这样的情况下，在以往，连接到PCI总线的CPU通过寄存器设定等，处理每次在装置A和B交替时，都需要指定加密方式或密钥等。相反，在本实施方式，在对HDD2进行读/写时，具有将数据进行加密/解密的功能，PCI以目标和主控器可独立设定密钥或加密方式等。即，在本实施方式，通过CPU介入而不使处理速度延迟，可随着加密或解密而进行对HDD2的高速数据存取。
再有，在HDD控制器1被连接着三个以上的PCI装置的情况下，如上述那样，哪个成为PCI总线的主控器还是成为受控器被自然决定，基于该决定的数据的猝发传送被执行。此时，例如在目标存取慢的PCI装置存在两个的情况下，对于这两台的加密处理，用与本发明不同的方法使加密部件有所不同，或是采用相同的加密部件都可以。
以上，根据本发明，在HDD控制器和包括它的系统中，在与HDD控制器自身相比，目标存取慢的PCI装置和快的或同等的PCI装置混杂的情况下，即使在目标存取慢的PCI装置和作为HDD控制器的控制对象的HDD之间进行数据存取的情况下，也可以最大限度地有效利用总线性能，从而执行数据的猝发传送。
权利要求
1.一种HDD控制器，在PCI总线上的一个或多个PCI装置和ATA标准的I/O总线上的HDD之间对传送数据进行控制，其特征在于，在执行所述数据的高速猝发传送时，该HDD控制器具有成为所述PCI总线的总线主控器的主控器模式和成为所述PCI总线的受控器的受控器模式。
2.如权利要求1所述的HDD控制器，其特征在于，包括将所述主控器模式和所述受控器模式切换的切换部件。
3.如权利要求1所述的HDD控制器，其特征在于，在所述PCI装置对于受控器存取是比该HDD控制器慢的装置的情况下，该HDD控制器以所述受控器模式进行控制，在所述PCI装置对于受控器存取是比该HDD控制器快的或同等的装置的情况下，该HDD控制器以所述主控器模式进行控制。
4.如权利要求3所述的HDD控制器，其特征在于，在所述PCI总线上，作为所述PCI装置，被连接了对于受控器存取比该HDD控制器慢的PCI装置和快的或同等的PCI装置的两个PCI装置，该HDD控制器包括在对所述HDD进行读/写时，对数据进行加密/解密的加密部件，通过在该HDD控制器被以所述主控器模式控制时和被以所述受控器模式控制时，使所述加密部件有所不同。
5.如权利要求1所述的HDD控制器，其特征在于，在所述受控器模式，对所述HDD读/写由该HDD控制器指定的特定的地址中被存储猝发的数据。
6.如权利要求1所述的HDD控制器，其特征在于，在该HDD控制器上，除了所述HDD以外还被连接了第2台HDD，在该HDD控制器被以所述主控器模式控制时，所述PCI装置的一个PCI装置对所述第2台HDD进行受控器存取。
7.一种系统，包括权利要求1至6任何一项所述的HDD控制器，其特征在于，所述PCI总线上被连接了与所述HDD控制器相比受控器存取慢的PCI装置和快的或同等的其他PCI装置，所述HDD控制器在与所述受控器存取快的或同等的其他PCI装置执行数据的高速猝发传送时成为所述PCI总线的总线主控器，在与所述受控器存取慢的PCI装置执行数据的高速猝发传送时成为所述PCI总线的受控器。
全文摘要
在与HDD控制器自身相比，目标存取慢的PCI装置和快的或同等的PCI装置混杂的情况下，即使在慢的PCI装置和HDD之间进行数据存取的情况下，也可以最大限度地有效利用总线性能，从而执行数据的猝发传送。HDD控制器在执行数据的高速猝发传送时，具有HDD控制器自身成为PCI总线的总线主控器的主控器模式和成为PCI总线的受控器的受控器模式。在连接到作为数据的交换对象的存储器的PCI装置对于受控器存取是比HDD控制器慢的装置的情况下，HDD控制器以受控器模式进行控制，该PCI装置(A)成为总线主控器。相反地，在是比HDD控制器快或同等的PCI装置(B)的情况下，以主控器模式进行控制。
文档编号G06F12/00GK1892622SQ20061009458
公开日2007年1月10日 申请日期2006年6月21日 优先权日2005年6月29日
发明者中井嘉之 申请人:夏普株式会社