用来判断存储器的种类的电子装置及其相关方法

文档序号:6563085阅读:193来源:国知局
专利名称:用来判断存储器的种类的电子装置及其相关方法
技术领域
本发明是关于一种用来判断存储器的种类的电子装置及其相关方法,尤 指 一种利用参考电压判断存储器种类的电子装置及其相关方法。
背景技术
在电子系统中,存储器是系统运作上不可或缺的重要元件。从中央处理
器内的高速緩存(Cache Memory),到与显示卡搭配的视频存储器(Video Memory),甚至硬盘所内建的緩沖存储器(Buffer)皆属于存储器的范畴。其中, 动态随机存取存储器(Dynamic Random Access Memory; DRAM)的价格低廉且
电路架构简单,使得需求量大幅增加,其应用范围主要在计算机通讯及消费 性电子等产业,如个人计算机、数字相机、移动电话等等。动态随机存取存 储器的种类分为数种不同类型,例如同步动态随机存取存储器(Synchronous
SDRAM,以下简称DDR-SDRAM)。所谓SDRAM是指其同步于系统总线(Sys tem Bus) 的时钟信号的升缘(Rising Edge),以高时钟率持续写入或读取数据(此操作 亦可称为突发传输(Burst Transfer))。通过同步操作,系统总线及处理器可 进行管线式(Pipeline)传输,因而提升数据处理速率。DDR-SDRAM则是同时 于同步时钟的升缘与降缘(Falling Edge)上执行突发传输,以达到双倍数据 率的功效。换句话说,DDR-SDRAM的时钟率等效于SDRAM的两倍。
随着科技快速发展,电子产品迈入微小化,系统单芯片技术因而逐渐受 到重视。由于系统单芯片的目的在于将操作系统嵌入于微芯片内,系统单芯 片一般包含多种类型的存储器。然而,不同类型的存储器多使用不同的驱动 传输规范,所使用的输入及输出标准亦不同,例如电子元件工业联合会(Joint Electron Device Engineering Council; JEDEC)制定可用于同步动态存取存 储器的低电压晶体管遲辑(Low Voltage Transistor-Transistor Logic; LVTTL)或可用于双倍数据率同步动态存取存储器的线脚系列终端逻辑(Stub Series Terminated Logic; SSTL)。如此一来,系统需预先知晓存储器的类
型,才能提供或切换适当的输入及输出电压。因此,预先判断存储器类型是 必需的。
为了达到系统对于不同类型的存储器的兼容性,美国专利公开号US
2004/0133758/Al提出一种可判断存储器类型的电路,如该专利的图9所示, 此电路包含预设偏压(Preset Bias)电路、栓锁(Latch)电路与选择端(Option Terminal; OPT)。预设偏压电路预先提供偏压选择端后,根据接地针脚(GND Pin)是否供应选择端一外部电压,此电路可输出高或低电平的模式信号(mode signal)。最后,根据模式信号的两种电平,可决定系统运作于单倍数据速率 (Single Data Rate; SDR)或双倍数据速率(DDR)才莫式。
为了使系统可正常运作于两种存储器类型,已知技术使用一根接地针脚 提供选择端外部电压与否,进而判断系统应运作的模式。然而,在系统单芯 片的实现中,成本与芯片面积往往是主要考虑之一。对于需要多针脚系统单 芯片的应用,每一针脚需妥善运用。因此,使系统能正确判断存储器类型兼 顾节省实现上的成本是需要的。

发明内容
本发明是揭露一种用来判断存储器的种类的电子装置,包含有比较器, 用来根据参考电压与该存储器所输出的第一电压,产生判别信号;以及重置 控制器,用来根据该判别信号,判断该存储器的种类。该比较器包含有第一 输入端,用来接收该第一电压;第二输入端,用来接收该参考电压;逻辑电 路,耦接于该第一输入端及该第二输入端,用来比较该第一电压与该参考电 压,以产生该判别信号;以及输出端,耦接于该逻辑电路,用来输出该判别 信号。
本发明还揭露一种用来判断存储器的种类的方法,包含有接收参考电 压;接收该存储器所输出的第一电压;比较该第一电压与该参考电压;根据 该第一电压与该参考电压的比较结果,产生判别信号;以及根据该判别信号, 判断该存储器的种类。


图1为本发明用来判断存储器的种类的系统装置的示意图。 图2为图1的电子装置的功能方块图。
图3为才艮据图2的本发明流程的流程图。
100 系统装置
110 电子装置
120 电压调整器
130、 140 存储器
150、 160 跨接器
102 比较器
104 偏压产生器
106 重置控制器
108 逻辑电路
VCM、 Vrefl、 Vref2 电压
Sl、 S2、 S3、 Ipl、 Ip2、 Opl 端点
So 、 Srset 4吕T
Rl、 R2 电阻
200 金属氧化物半导体晶体管 30 流程
300、 310、 320、 330、 340、 350、 360 步骤
具体实施例方式
双倍数据率同步动态存取存储器分为第 一类双倍数据率同步动态存取存 储器(以下简称DDR1)及第二类双倍数据率同步动态存取存储器(以下简称 DDR2)。根据线脚系列终端逻辑规格,DDR1必需遵循SSTL-2规格,即其存储 器的输入/输出(1/0)端口的电压必需为2. 5V,参考电压需为1.25V; DDR2必 需遵循SSTL-18规格,即其存储器的输入/输出端口的电压必需为1.8V,参 考电压需为O. 9V;而根据低电压晶体管逻辑规格,SDRAM的输入/输出(I/O) 端口的电压必需为3. 3/2. 5V/1. 8V,且不需参考电压。
本发明是利用不同存储器规范的参考电压的不同,不需通过额外的针脚, 使系统能自动判断存储器的种类,以提升系统的适应性与兼容性。在实现上, 本发明可减少一根针脚(pin)以节省成本,或将针脚作其它更实用的用途,以 提升系统效能。
请参考图1。图1为本发明用来判断存储器的种类的系统装置100的示
意图。系统装置100包含电子装置110、电压调整器(Terminal regulator) 120、 第一存储器130、第二存储器140、第一跨接器(Jumper) 150及第二跨接器160。 其中第 一存储器130可为DDR1或DDR2等,只要其输入/输出端口需要参考电 压即可;第二存储器140可为SDRAM等,其输入/输出端口不需要参考电压的 存储器。电压调整器120则负责为第一存储器130产生参考电压。另外,电 子装置IIO为本发明用来判断存储器的种类的电子装置。
于系统装置100开启时,操作电压VCM同时提供至电压调整器120、第 一存储器130及第二存储器140。电压调整器120即产生DDR-SDRAM的参考 电压Vrefl,并输入至第一跨接器150。其中,若第一存储器130为DDR1 , 则参考电压Vref 1为1. 25V;若第一存储器130为DDR2,则参考电压Vref 1 为O. 9V。第一跨接器150包含三个端点Sl、 S2及S3,其中端点S1用来接收 参考电压Vrefl,端点S3接地。当系统装置IOO需要操作第一存储器130时, 第一跨接器150的端点S2连接于端点Sl,并传送参考电压Vrefl至电子装 置110;相反地,当系统装置IOO需要操作第二存储器140时,端点S2则连 接于端点S3,传送接地电压OV至电子装置110,意即低电压晶体管逻辑规格 并无提供参考电压。通过第一跨接器150接收参考电压或接地电压后,电子 装置110即开始进行判断存储器种类的操作,并于判断成功后,通过第二跨 接器160,接收第一存储器130或第二存储器140的数据及控制信号。因此, 系统装置IOO主要是由电压调整器120产生符合前述规范的参考电压Vrefl, 并通过第一跨接器150切换,将不同种类的存储器所使用的参考电压传送至 电子装置110,进而判断存储器的种类。另外,本发明电子装置110的内部 装置与运作方法将于下详细说明。
请参考图2。图2为图1的电子装置110的功能方块图。电子装置110 包含比较器102、偏压电路104及重置控制器106。比较器102包含逻辑电路 108、第一输入端Ipl、第二输入端Ip2及输出端Opl。逻辑电路108耦接于 第一输入端Ipl及第二输入端Ip2,并于接收此两输入端的电压后,比较此 两电压以产生判别信号So,最后通过输出端Opl,输出判别信号So。偏压电 路104包含p型金属氧化物半导体晶体管200,用来作为此电路的开关,及 两个电阻R1、 R2,用来于电路开启后,产生内部参考电压。
于系统装置IOO开启后,第一跨接器150通过切换,传送参考电压Vrefl
或4妄i也电压0V至第一專餘入端Ipl,而电子装置110与偏压电3各104可通过外 部信号致能后开始运作。例如,将信号S隨拉至信号低电平时,金属氧化物
半导体晶体管200导通,此时偏压电路104则通过电阻Rl及R2,产生内部 参考电压Vref2,并输出至第二输入端Ip2。本实施例于此将内部参考电压 Vref2设定为0. 6V。接着,逻辑电路108开始比较输入至比较器102的两个 电压,判断第一输入端Ipl的电压是否大于第二输入端Ip2的电压。若第一 输入端Ipl接收的电压是参考电压Vrefl,根据线脚系列终端逻辑规格,参 考电压Vrefl应为0. 9V或1. 25V,而内部参考电压Vref 2为0. 6V。因此,逻 辑电路108判断为真,并产生判别信号So,值为'1'。若第一输入端Ipl接 收的电压是接地电压OV,明显的小于内部参考电压Vref2的0. 6V,则逻辑电 路108判断为假,并产生判别信号So,值为'0'。接着,于判别信号So输出 至重置控制器106后,重置控制器106根据判别信号So的值,判断该存储器 的种类。其中,判别信号So的值为'l'则代表DDR存储器,值为1'则代表 SDRAM。整个判断存储器的种类的操作即完成。另外,比较器102与重置控制 器106之间可设置延迟器(未示于图2),此延迟器可包含数个D型触发器
(Flip-Flop),用来延长判别信号So,使重置控制器106可以稳定地接收到
比较结果。
因此,根据线脚系列终端逻辑或低电压晶体管逻辑规格,于DDR-SDRAM 运作时,系统装置100产生电压为0. 9V或1. 25V参考电压Vrefl;于SDRAM 运作时,第一跨接器150连接至接地的端点S3,此举可表示低电压晶体管逻 辑规格无提供参考电压的规范。接着,本发明电子装置110比较接收到的参 考电压Vrefl与内部产生的内部参考电压Vref2,最后由重置控制器106根 据比较结果,完成存储器种类的判断。
请参考图3。图3为根据图2的本发明流程30的流程图。流程30包含 以下步骤
300:开始。
310: 4妄收内部参考电压Vref2。 320:接收参考电压Vrefl。
330:比较参考电压Vrefl是否大于内部参考电压Vref2。若是,产生判 别信号So,其值为'l';若否,产生判别信号So,其值为'(T。 340:根据判别信号So的值,判断该存储器的种类。
350:结束。
才艮据流程30,步骤310中,内部参考电压Vref2由偏压电路104产生, 其值为0. 6V。在步骤320中,若为DDR-SDAM运作时,参考电压Vrefl大小 为0.9V或l."V;若为SDRAM运作时,参考电压Vrefl大小为0V。在步骤 340中,若判别信号So的值为'l'时,则判断为DDR存储器;若判别信号So 的值为'(K时,则判断为SDRAM。
特别注意的是,依系统内使用不同存储器种类或使用者需求,内部参考 电压Vref2可作调整,不应局限于O. 6V。判别信号亦可视系统内部设定,更 改其值的定义,如亦可将值"'表示为SDRAM,值'O'表示为DDR。
综上所述,已知技术是利用一针脚连接于电路装置,以判断存储器种类。 相较于已知技术,本发明根据现有规格,通过比较符合规范的电压与内部参 考电压的大小,以判断存储器种类。因此,本发明利用不同存储器规范的参 考电压的不同,使系统能自动检测存储器种类,如此可增加系统对存储器的 适应性与兼容性,并于硬件实现上可节省一根针脚,减少外部电路接线,以 节省成本。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求范围所做的均 等变化与修饰,皆应属本发明的涵盖范围。
权利要求
1.一种用来判断存储器的种类的电子装置,包含有比较器,用来根据参考电压与该存储器所输出的第一电压,产生判别信号,包含有第一输入端,用来接收该第一电压;第二输入端,用来接收该参考电压;逻辑电路,耦接于该第一输入端及该第二输入端,用来比较该第一电压与该参考电压,以产生该判别信号;以及输出端,耦接于该逻辑电路,用来输出该判别信号;以及重置控制器,用来根据该判别信号,判断该存储器的种类。
2. 根据权利要求1所述的电子装置,其还包含有偏压电路,用来产生该 参考电压。
3. 根据权利要求1所述的电子装置,其还包含延迟器,耦接于该输出端 与该重置控制器之间,用来延长该判别信号的时序。
4. 根据权利要求3所述的电子装置,其中该延迟器包含多个D型触发器。
5. 根据权利要求1所述的电子装置,其中该存储器为双数据率同步动态 存储器。
6. 根据权利要求l所述的电子装置,其中该存储器为同步动态存储器。
7. 根据权利要求1所述的电子装置,其中该参考电压约为0. 6伏特。
8. —种用来判断存储器的种类的方法,包含有 接收参考电压;接收该存储器所输出的第 一 电压; 比较该第一电压与该参考电压;根据该第一电压与该参考电压的比较结果,产生判别信号;以及 根据该判别信号,判断该存储器的种类。
9. 根据权利要求8所述的方法,其中该参考信号是由偏压电路所产生。
10. 根据权利要求8所述的方法,其还包含延长该判别信号的时序。
11. 根据权利要求8所述的方法,其中该存储器为同步动态存储器。
12. 根据权利要求8的方法,其中该存储器为双数据率同步动态存储器。
13. 根据权利要求8所述的方法,其中该参考电压约为0. 6伏特。
全文摘要
一种用来判断存储器的种类的电子装置,包含有比较器,用来根据参考电压与该存储器所输出的第一电压,产生判别信号;以及重置控制器,用来根据该判别信号,判断该存储器的种类。该比较器包含有第一输入端,用来接收该第一电压;第二输入端,用来接收该参考电压;逻辑电路,耦接于该第一输入端及该第二输入端,用来比较该第一电压与该参考电压,以产生该判别信号;以及输出端,耦接于该逻辑电路,用来输出该判别信号。
文档编号G06F13/16GK101187907SQ20061014941
公开日2008年5月28日 申请日期2006年11月17日 优先权日2006年11月17日
发明者郭国仁, 陈厚甫 申请人:旺玖科技股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1