专利名称：一种实现多路输入双路输出的数字信号选择合成电路的制作方法
技术领域：
本发明涉及输入输出控制技术，特别涉及一种实现多路输入双路输出的数字信号选择合成电路。
背景技术：
在处理语音数据的系统中，对多路语音数字信号输入、双路语音数字信号输出的选择合成处理，通常使用选择器来实现多路数字信号的选择，然后由合成电路实现对数字信号的合成处理。
图1为现有技术中实现多路输入双路输出选择合成电路的结构示意图。如图1所示分别有四路数字信号输入和双路数字信号输出，该选择器接收四路语音数字信号输入。在选择控制信号的作用下，选择器根据预定规则选择两路语音数据信号，分别以左、右声道进行输出，所述选择控制信号是由外部寄存器发出的选择控制信号，所述寄存器在软件程序的控制下发出所述选择控制信号。
图2为图1所示实现四路输入单路输出的选择器的结构示意图，如图2所示，该选择器包括四路输入信号A、B、C和D，两路选择控制信号S0和S1，一路输出信号Y。根据如下规则实现四选一Y＝(！S0·！S1·A)+(S0·！S1·B)+(！S0·S1·C)+(S0·S1·D)S0n即为！S0，是选择控制信号S0经非门201取反之后的输出信号；S1n即为！S1，是选择控制信号S1经非门203取反之后输出的信号；选择控制信号S0经过非门201和非门202，进行两次取反操作后输入到与门212和与门214，选择控制信号S1经过非门203和非门204，进行两次取反操作后输入到与门213和与门214。
现有技术中，选择控制信号都是根据|1nX|位，实现对输入数字信号进行选择控制的，其中X为输入数字信号的位数，例如，在图1和图2中，输入的数字信号为四位，所以需要两位选择控制信号来实现对选择器的控制。在现有的选择器中，选择控制信号S0n和S1n分别是S0和S1经过反向器201和反向器203取反后的选择控制信号。输入到与门的选择控制信号S0和S1分别是，初始的选择控制信号经过两级取反后输出的选择控制信号。由此可以看出，输入的选择控制信号经过一级或两级反向器取反处理后，再经过一级与门电路和一级或门电路，选择器会产生较大的时间延迟。
实际应用中，还存在多路多种语音数字信号输入的情况，例如，输入数字信号包括两路模拟数字转换器(ADC)输出的数字信号、两路数字信号处理器输出缓冲器(DSP outbuffer)输出的数字信号和两路音频(AUD)数字信号。这时，要实现对这些多路不同语音数字信号的选择合成处理，同样需要经过选择器的选择、合成电路的合成处理。而现有技术中，或者没有提供相应电路来实现，或者电路结构的实现相对复杂。
发明内容
有鉴于此，本发明提供一种实现多路输入双路输出的数字信号选择合成电路，该电路一方面在多路不同数字信号输入下实现双路输出，另一方面，降低了选择器的时延。
为了达到上述目的，本发明提供了一种实现多路输入双路输出的数字信号选择合成电路，该电路包括第一选择合成模块、第二选择模块、第三选择模块、第四选择合成模块、第五选择模块、合成模块和第六选择模块；所述第一选择合成模块，接收n路输入数字信号和m-1路输入数字信号，在控制信号的控制下，根据预定规则从中选择两路数字信号进行合成处理，将合成后的数字信号输出到第二选择模块；所述第四选择合成模块，接收n-1路输入数字信号和m路输入数字信号，在控制信号的控制下，根据预定规则从中选择两路数字信号进行合成处理，将合成后的数字信号输出到第五选择模块；所述第二选择模块，接收第一选择合成模块输出的数字信号和n路输入数字信号，在控制信号的控制下，从这n+1路数字信号中选择一路输出到第三选择模块、合成模块和第六选择模块；所述第五选择模块，接收第四选择合成模块输出的数字信号和m路输入数字信号，在控制信号的作用下，从这m+1路数字信号中选择一路输出到第三选择模块、合成模块和第六选择模块；所述合成模块，接收所述第二选择模块和第五选择模块输出的数字信号，在控制信号的作用下，对这两路数字信号进行求和，将求和后的数字信号输出到第三选择模块和第六选择模块；所述第三选择模块和第六选择模块，接收第二选择模块、第五选择模块和合成模块输出的数字信号，在控制信号的作用下，分别从这三路数字信号中选择一路输出。
所述第一选择合成模块包括第一选择器和第一加法器；所述第一选择器，接收n-1路输入数字信号和m-1路输入数字信号，在选择控制信号的控制下，从中选择一路输出到第一加法器；所述第一加法器，接收所述第一选择器输出的数字信号，在控制信号的作用下，与输入数字信号中的第n路进行高位求和，将求和后的高位数字信号，以及第n路数字信号的低位输出到第二选择模块。
所述第四选择合成模块包括第四选择器和第四加法器；所述第四选择器，接收n-1路输入数字信号和m-1路输入数字信号，在选择控制信号的控制下，从中选择一路输出到第四加法器；所述第四加法器，接收所述第四选择器输出的数字信号，在控制信号的作用下，与输入数字信号中的第m路进行高位求和，将求和后的高位数字信号，以及第m路数字信号的低位输出。
所述第二选择模块为第二选择器，所述第五选择模块为第五选择器；所述第二选择器，接收第一选择合成模块输出的数字信号和n路输入数字信号，在选择控制信号的控制下，从这n+1路数字信号中选择一路输出到第三选择模块、合成模块和第六选择模块；所述第五选择器，接收第四选择合成模块输出的数字信号和m路输入数字信号，在选择控制信号的控制下，从这m+1路数字信号中选择一路输出到第三选择模块、合成模块和第六选择模块。
所述第三选择模块为第三选择器；所述第六选择模块为第六选择器；所述第三选择器和第六选择器，接收第二选择模块和第五选择模块发送的数字信号，以及所述合成模块输出的合成数字信号，在选择控制信号的控制下，分别从中选择一路输出。
所述合成模块为加法器，所述加法器，接收所述第二选择模块和第五选择模块输出的数字信号，在控制信号的作用下，将这两路信号进行求和处理，并将求和后的数字信号分别输出到第三选择模块和第六选择模块。
所述数字信号为八位音频数字信号，所述数字信号包括双字节Dbyte信号和字word信号。
所述选择控制信号的位数与输入信号的路数相等。
所述选择器包括一级与门，一级或门；所述与门，将一路输入数字信号和一路选择控制信号求积后输出到或门；所述或门，接收所有与门输出的求积后的数字信号，将所有求积后的数字信号相加后进行输出。
所述电路进一步包括第一反向器和第二反向器；所述第一反向器，接收第二选择模块发送的数字信号，对该数字信号进行取反操作后输出到第六选择模块；所述第二反向器，接收第五选择模块发送的数字信号，对该信号进行取反操作后输出到第三选择模块。
所述第一选择器为左声道第一选择器；所述第一加法器为左声道加法器。
所述第四选择器为右声道第一选择器，所述第四加法器为右声道加法器。
所述第二选择器为左声道第二选择器，所述第五选择器为右声道第二选择器；所述n路输入数字信号为左声道输入数字信号，所述m路输入数字信号为右声道输入数字信号。
所述第三选择器为左声道第三选择器，所述第六选择器为右声道第三选择器。
由本发明的技术方案可见，本发明提供的一种实现多路输入双路输出的数字信号选择合成电路，通过第一选择合成模块、第二选择模块、第三选择模块、第四选择合成模块、合成模块、第五选择模块、第六选择模块，对多路不同的输入数字信号经过选择和合成处理操作后，进行双路输出。
通过本发明的技术方案，给出了一种针对多路不同输入数字信号，实现双路输出的具体电路结构；此外，本发明的选择器在选择控制信号的作用下，只需通过一级与门和一级或门对输入数字信号进行选择输出，具有较小的时间延迟。
图1为现有技术中实现多路输入双路输出的选择合成电路的结构示意图；图2为图1中实现四路输入单路输出选择器的结构示意图；图3为本发明实现多路输入双路输出数字信号选择合成电路的第一较佳实施例的结构示意图；图4为在音频处理器中使用本发明多路输入双路输出数字信号选择合成电路的第二较佳实施例的结构示意图；图5为在数字模拟转换器中使用本发明多路输入双路输出数字信号选择合成电路的第三较佳实施例的电路结构示意图；
图6为本发明中提供的四选一选择器根据控制信号进行数据选择的电路结构示意图。
具体实施例方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
本发明的核心思想对于多路不同的数字输入信号设置第一选择合成模块、第二选择模块、第三选择模块、第四选择合成模块、合成模块、第五选择模块、第六选择模块；所述第一选择合成模块，接收n路输入数字信号和m-1路输入数字信号，在控制信号的控制下，根据预定规则从中选择两路数字信号进行合成处理，将合成后的数字信号输出到第二选择模块；所述第二选择模块，接收第一选择合成模块输出的数字信号和n路输入数字信号，在控制信号的控制下，从n+1路数字信号中选择一路输出到第三选择模块、合成模块和第六选择模块；所述第四选择合成模块，接收n-1路输入数字信号和m路输入数字信号，在控制信号的控制下，根据预定规则从中选择两路数字信号进行合成处理，将合成后的数字信号输出到第五选择模块；所述第五选择模块，接收第四选择合成模块输出的数字信号和m路输入数字信号，在控制信号的控制下，从m+1路数字信号中选择一路输出到第三选择模块、合成模块和第六选择模块；所述合成模块，接收所述第二选择模块和第五选择模块输出的数字信号，在控制信号的作用下，对这两路数字信号进行求和，将求和后的数字信号输出到第三选择模块和第六选择模块；所述第三选择模块，接收第二选择模块、第五选择模块和合成模块输出的数字信号，在控制信号的作用下，从三路数字信号中选择一路输出；所述第六选择模块，接收第二选择模块、第五选择模块和合成模块输出的数字信号，在控制信号的作用下，从三路数字信号中选择一路输出。
图3为本发明实施例的实现多路输入双路输出数字信号选择合成电路第一较佳实施例的结构示意图；如图3所示，在本实施例中，该电路包括第一选择合成模块310、第二选择模块320、第三选择模块330、第四选择合成模块340、第五选择模块350、合成模块360和第六选择模块370。
所述第一选择合成模块310包括第一选择器311、第一加法器312；所述第二选择模块320为第二选择器320；所述第三选择模块330为第三选择器330；所述第四选择合成模块340包括第四选择器341和第四加法器342；所述第五选择模块350为第五选择器350；所述合成模块360为加法器360；所述第六选择模块370为第六选择器370。
所述第一选择器311，接收n-1路输入数字信号和m-1路输入数字信号，在m+n-2位选择控制信号的作用下，从中选择一路输出到第一加法器312。所述第一加法器312，接收第一选择器311选择输出的一路数字信号和第n路输入数字信号。在控制信号的作用下，将这两路数字信号平均一分为二，分为高位数字信号和低位数字信号，第一加法器312取这两路信号的高位进行求和处理，将求和处理后的高位数字信号和第n路数字信号的低位数字信号输出到第二选择器320。所述第n路数字信号，是n路输入数字信号中的任意一路数字信号；或根据实际需要设定输入的一路数字信号，例如，所述第n路数字信号为人工合成的一路数字信号。
所述第二选择器320，接收第一加法器312输出的数字信号，以及n路输入数字信号，在n+1位选择控制信号的作用下，从这n+1路信号中选择一路输出到加法器360、第三选择器330和第六选择器370。
所述第四选择器341，接收n-1路输入数字信号和m-1路输入数字信号，在m+n-2位选择控制信号的作用下，从中选择一路输出到第四加法器342。所述第四加法器342，接收第四选择器341选择输出的一路数字信号和第m路输入数字信号。在控制信号的作用下，将这两路数字信号平均一分为二，分为高位数字信号和低位数字信号，第四加法器342取这两路数字信号的高位进行求和处理，将求和处理后的高位数字信号和第m路信号的低位数字信号输出到第五选择器350。所述第m路信号是m路输入数字信号中的任意一路数字信号；或者根据实际需要设定输入的一路数字信号，例如，该第m路数字信号为人工合成的一路数字信号。
所述第五选择器350，接收第四加法器342输出的数字信号，以及m路输入数字信号，在m+1位选择控制信号的控制下，从这m+1路数字信号中选择一路输出到加法器360、第三选择器330和第六选择器370。
所述加法器360，接收第二选择器320和第五选择器350分别输出的数字信号，在控制信号的作用下，对这两路数字信号进行求和处理，将求和处理后的数字信号输出到第三选择器350和第六选择器370。
所述第三选择器330，接收加法器360输出的数字信号、第二选择器320和第五选择器350输出的数字信号，在三位选择控制信号的作用下，选择一路输出。
所述第六选择器370，接收加法器360输出的数字信号、第二选择器320和第五选择器350输出的数字信号，在三位选择控制信号的作用下，从中选择一路输出。
所述第三选择器330和第六选择器370的三位选择控制信号为来自于同一路的选择控制信号，这两路控制信号在时间上是同步的。该选择控制信号都是外部寄存器输出的控制信号，所述外部寄存器都是通过软件程序进行控制的，有关寄存器如何输出选择控制信号的操作，与现有技术相同，为了简洁，这里就不做赘述。
在本实施例中，所述第一选择器311、第二选择器320、第三选择器330、第四选择器341、第五选择器350和第六选择器370均可以为选择器(MUX)。
所述第一选择器311、第二选择器320、第三选择器330、第四选择器341、第五选择器350和第六选择器370的选择控制信号的位数，与这些选择器接收到的输入数字信号的路数相同，所述选择控制信号均为格雷编码方式的选择控制信号。例如，在本发明所给出的实施例中，所述第一选择器311和第四选择器341的m+n-2位的选择控制信号为来自于同一路的选择控制信号，第二选择器320的n+1位选择控制信号和第五选择器350的m+1位选择控制信号为来自于同一路的选择控制信号，所述第三选择器330和第六选择器370的选择控制信号为来自于同一路的选择控制信号。所述第一选择器311和第四选择器341的选择控制信号，所述第二选择器320和第五选择器350的选择控制信号，以及所述第三选择器330和第六选择器370的选择控制信号都是时间上同步的选择控制信号。所述选择控制信号都是外部寄存器输出的控制信号，所述外部寄存器都是通过软件程序进行控制的，有关寄存器如何输出选择控制信号的操作与现有技术相同，为了简洁，这里就不做赘述，所述n路数字输入信号和m路输入数字信号均为偶数位的数字信号。所述第一加法器312、第四加法器342和加法器360的控制信号，用来控制所述加法器对输入到其上的数字信号进行合成处理，这些控制信号均是由外部寄存器输入的控制信号。
所述m-1路数字信号和n路数字信号输入到第一选择合成模块310，其中的m-1路数字信号和n-1路数字信号输入到第一选择器311，第n路数字信号输入到第一加法器312。所述m路数字信号和n-1路数字信号输入到第四选择合成模块340，这其中的m-1路数字信号和n-1路数字信号输入到第四选择器341，第m路数字信号输入到第四加法器342。
下面以音频数字信号为例，介绍具有六路输入双路输出数字信号选择合成电路，具体实现对六路输入数字信号进行选择合成处理，左右声道进行输出的过程。所述六路输入数字信号包括ADC输出的数字信号、DSP outbuffer输出的数字信号和AUD数字信号，该电路将处理后的数字信号分别从左右声道进行输出。
图4为在音频处理器中使用本发明多路输入双路输出数字信号选择合成电路第二较佳实施例的结构示意图。本电路包括左声道第一选择器401、左声道加法器411、右声道第一选择器402、右声道加法器412、左声道第二选择器403、右声道第二选择器404、加法器413、左声道第三选择器405和右声道第三选择器406，所述选择器均为选择器(MUX)。
所述左声道第一选择器401、左声道加法器411、右声道第一选择器402、右声道加法器412、左声道第二选择器403、右声道第二选择器404、加法器413、左声道第三选择器405和右声道第三选择器406，分别对应于图3所示实施例中的第一选择器311、第一加法器312、第四选择器341、第四加法器342、第二选择器320、第五选择器350、加法器360、第三选择器330、和第六选择器370。
图3所述n路输入数字信号，在本实施例中分别为输入到左声道的ADC1输出的数字信号，左声道DSP outbuffer输出的数字信号和左声道AUD数字信号。图3所述m路输入数字信号，在本实施例中分别为输入到右声道的ADC2输出的数字信号，右声道DSP outbuffer输出的数字信号和右声道AUD数字信号。
所述六路输入数字信号分别为ADC1输出的数字信号，ADC2输出的数字信号、左声道DSP outbuffer输出的数字信号、右声道DSP outbuffer输出的数字信号、右声道音频数字信号和左声道音频数字信号。
所述左声道第一选择器401，接收四路语音数字信号输入，这四路信号分别为ADC1输出的数字信号、ADC2输出的数字信号、左声道DSPoutbuffer输出的数字信号和右声道DSP outbuffer输出的数字信号，左声道第一选择器401，在四位音频左声道第一选择器控制信号的控制下，选择一路数字信号输出到左声道加法器411。
所述右声道第一选择器402，接收四路语音数字信号输入，这四路信号分别为ADC1输出的数字信号、ADC2输出的数字信号、左声道DSPoutbuffer输出的数字信号和右声道DSP outbuffer输出的数字信号，右声道第一选择器402，在四位音频右声道第一选择器控制信号的控制下，选择一路数字信号输出到右声道加法器412。
所述左声道加法器411，接收左声道第一选择器401输出的数字信号，和左声道AUD输入数字信号。在音频左声道加法器控制信号控制下，将左声道第一选择器401输出的数字信号的高四位，与接收到的左声道音频数字信号的高四位进行求和处理，将求和处理后的高四位数据和AUD数字信号的低四位数据，以音频左声道混合数字信号的形式，输出到左声道第二选择器403。所述左声道加法器411通过对这两路数字信号的高位进行求和操作，实现对这两路数字信号的高位合成处理。
所述右声道加法器412，接收右声道第一选择器402输出的数字信号和右声道AUD输入数字信号，在音频右声道加法器控制信号作用下，将右声道第一选择器402输出的数字信号的高四位，与接收到的右声道AUD数字信号的高四位进行求和处理。将求和处理后的高四位数据和右声道AUD数字信号的低四位数据，以音频右声道混合数字信号的形式输出到右声道第二选择器404。所述右声道加法器412通过对这两路数字信号的高位求和操作，实现对这两路数字信号的高位合成处理。
所述左声道第二选择器403，接收左声道加法器411输出的音频左声道混合数据，以及ADC1输出的数字信号，左声道DSP outbuffer输出的数字信号和左声道AUD数字信号，在音频左声道第二选择器控制信号的控制下，从中选择一路数字信号输出到加法器413、左声道第三选择器405和右声道第三选择器406。
所述右声道第二选择器404，接收右声道加法器412输出的音频右声道混合数据，以及ADC2输出的数字信号，右声道DSP outbuffer输出的数字信号和右声道AUD数字信号，在四位音频右声道第二选择器控制信号的控制下，从中选择一路数字信号输出到加法器413、左声道第三选择器405和右声道第三选择器406。
所述加法器413，接收左声道第二选择器403和右声道第二选择器404输出的数字信号，在音频单声道控制信号的作用下，将这两路数字信号进行求和处理，将求和后的数字信号分别输出到左声道第三选择器405和右声道第三选择器406。
所述左声道第三选择器405和右声道第三选择器406，接收左声道第二选择器403、右声道第二选择器404和加法器413输出的数字信号，分别在三位音频左声道第三选择器控制信号和三位音频右声道第三选择器控制信号的控制下，分别选择一路输出作为左右声道输出的音频数字信号。
因为所述控制信号的位数等于输入数字信号的路数，所以所述左声道第一选择器401的控制信号和右声道第一选择器402的控制信号均为四位的控制信号，且为时间上同步的同一路控制信号，只是将该控制信号的低四位用来控制左声道第一选择器401，将该控制信号的高四位用来右声道第一选择器402。左声道第二选择器403和右声道第二选择器404，以及左声道第三选择器405和右声道第三选择器406的控制信号之间也存在这样的对应关系，所述控制信号均为采用格雷编码的控制信号。所述左声道加法器411、右声道加法器412和加法器413的控制信号，均为来自于外部寄存器的控制信号，用来控制所述加法器，对输入到其上的数字信号进行合成处理。
图5为在数字模拟转换器中使用本发明多路输入双路输出数字信号选择合成电路第三较佳实施例的电路结构示意图；本实施例与图4所示的实施例相比，在电路中加入了左声道反向器521和右声道反向器522。
所述左声道反向器521，用于将左声道第二选择器403输出数字信号，进行取反处理后输出到右声道第三选择器406。所述右声道反向器522，用于将右声道第二选择器404输出的数字信号，进行取反处理后输出到左声道第三选择器405。
所述左声道第三选择器405，接收左声道第二选择器403输出的数字信号、加法器413输出的数字信号、右声道第二选择器404输出数字信号和右声道第二选择器404输出数字信号的反向信号，从中选择一路作为数字模拟转换器(DAC)左声道的输出信号；所述右声道第三选择器406，接收右声道第二选择器404输出的数字信号、加法器413输出的数字信号、左声道第二选择器403输出的数字信号和左声道第二选择器403输出的数字信号的反向信号，从中选择一路作为DAC右声道的输出信号。
在本实施例中，所有选择器、加法器和反向器的控制信号均为来自于DAC的外部寄存器的控制信号。针对各选择器、加法器在DAC控制信号的控制下，对输入数字信号进行的具体选择合成处理方法，与图4所示实施例中的选择合成处理操作方法相同，为了简洁，这里就不再赘述。
在上述图4和图5所示的实施例中，分别介绍了在音频处理器和DAC中使用该多路输入双路输出数字信号选择合成电路，对输入的数字信号进行具体处理的过程。在这两个实施例中，分别介绍了输入信号为两路ADC输出的数字信号、两路DSP outbuffer输出的数字信号和两路音频数字信号的情况，所述ADC输出的数字信号和DSP outbuffer输出的数字信号为双字节(Dbyte)信号，所述AUD数字信号为字(word)信号。同样，对于其他具有相同操作方法的，多路数字信号输入和双路数字信号输出的电路结构，也在本发明的保护范围之内。
在图3、图4和图5所示的实施例中，均采用MUX作为选择器。在接下来的实施例中，以四选一的MUX为例介绍本发明所采用的选择器的结构与原理。
图6为本发明使用的四选一选择器根据选择控制信号进行数据选择的电路结构示意图；如图6所示，该电路包括与门601、与门602、与门603、与门604和或门605。输入信号包括数字信号A、B、C、D和控制信号S0、S1、S2、S3，输出信号为Y。
其中，该MUX根据如下规则，从四路输入数字信号中选择一路输出Y＝(S0·A)+(S1·B)+(S2·C)+(S3·D)所述控制信号S0、S1、S2、S3为来自于同一路的选择控制信号，因此在时间上是同步的控制信号。
将本实施例与图2所示的实施例进行比较，本实施例中的MUX采用一级与门电路和一级或门电路实现数字信号的选择，所以本MUX的时间延迟相对较少。将该MUX应用到本发明所提供的多路输入双路输出数字信号选择合成电路，会使整个电路的延迟时间大大减少。
综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种实现多路输入双路输出的数字信号选择合成电路，其特征在于，该电路包括第一选择合成模块、第二选择模块、第三选择模块、第四选择合成模块、第五选择模块、合成模块和第六选择模块；所述第一选择合成模块，接收n路输入数字信号和m-1路输入数字信号，在控制信号的控制下，根据预定规则从中选择两路数字信号进行合成处理，将合成后的数字信号输出到第二选择模块；所述第四选择合成模块，接收n-1路输入数字信号和m路输入数字信号，在控制信号的控制下，根据预定规则从中选择两路数字信号进行合成处理，将合成后的数字信号输出到第五选择模块；所述第二选择模块，接收第一选择合成模块输出的数字信号和n路输入数字信号，在控制信号的控制下，从这n+1路数字信号中选择一路输出到第三选择模块、合成模块和第六选择模块；所述第五选择模块，接收第四选择合成模块输出的数字信号和m路输入数字信号，在控制信号的作用下，从这m+1路数字信号中选择一路输出到第三选择模块、合成模块和第六选择模块；所述合成模块，接收所述第二选择模块和第五选择模块输出的数字信号，在控制信号的作用下，对这两路数字信号进行求和，将求和后的数字信号输出到第三选择模块和第六选择模块；所述第三选择模块和第六选择模块，接收第二选择模块、第五选择模块和合成模块输出的数字信号，在控制信号的作用下，分别从这三路数字信号中选择一路输出。
2.根据权利要求1所述的电路，其特征在于，所述第一选择合成模块包括第一选择器和第一加法器；所述第一选择器，接收n-1路输入数字信号和m-1路输入数字信号，在选择控制信号的控制下，从中选择一路输出到第一加法器；所述第一加法器，接收所述第一选择器输出的数字信号，在控制信号的作用下，与输入数字信号中的第n路进行高位求和，将求和后的高位数字信号，以及第n路数字信号的低位输出到第二选择模块。
3.根据权利要求1所述的电路，其特征在于，所述第四选择合成模块包括第四选择器和第四加法器；所述第四选择器，接收n-1路输入数字信号和m-1路输入数字信号，在选择控制信号的控制下，从中选择一路输出到第四加法器；所述第四加法器，接收所述第四选择器输出的数字信号，在控制信号的作用下，与输入数字信号中的第m路进行高位求和，将求和后的高位数字信号，以及第m路数字信号的低位输出。
4.根据权利要求1所述的电路，其特征在于，所述第二选择模块为第二选择器，所述第五选择模块为第五选择器；所述第二选择器，接收第一选择合成模块输出的数字信号和n路输入数字信号，在选择控制信号的控制下，从这n+1路数字信号中选择一路输出到第三选择模块、合成模块和第六选择模块；第五选择器，接收第四选择合成模块输出的数字信号和m路输入数字信号，在选择控制信号的控制下，从这m+1路数字信号中选择一路，输出到第三选择模块、合成模块和第六选择模块。
5.根据权利要求1所述的电路，其特征在于，所述第三选择模块为第三选择器；所述第六选择模块为第六选择器；所述第三选择器和第六选择器，接收第二选择模块和第五选择模块发送的数字信号，以及所述合成模块输出的合成数字信号，在选择控制信号的控制下，分别从中选择一路输出。
6.根据权利要求1所述的电路，其特征在于，所述合成模块为加法器，所述加法器，接收所述第二选择模块和第五选择模块输出的数字信号，在控制信号的作用下，将这两路信号进行求和处理，并将求和后的数字信号分别输出到第三选择模块和第六选择模块。
7.根据权利要求1所述的电路，其特征在于，所述数字信号为八位音频数字信号，所述数字信号包括双字节Dbyte信号和字word信号。
8.根据权利要求2、3、4或5所述的电路，其特征在于，所述选择控制信号的位数与输入信号的路数相等。
9.根据权利要求8所述的电路，其特征在于，所述选择器包括一级与门，一级或门；所述与门，将一路输入数字信号和一路选择控制信号求积后输出到或门；所述或门，接收所有与门输出的求积后的数字信号，将所有求积后的数字信号相加后进行输出。
10.根据权利要求1所述的电路，其特征在于，所述电路进一步包括第一反向器和第二反向器；所述第一反向器，接收第二选择模块发送的数字信号，对该数字信号进行取反操作后输出到第六选择模块；所述第二反向器，接收第五选择模块发送的数字信号，对该数字信号进行取反操作后输出到第三选择模块。
11.根据权利要求2所述的电路，其特征在于，所述第一选择器为左声道第一选择器；所述第一加法器为左声道加法器。
12.根据权利要求3所述的电路，其特征在于，所述第四选择器为右声道第一选择器，所述第四加法器为右声道加法器。
13.根据权利要求4所述的电路，其特征在于，所述第二选择器为左声道第二选择器，所述第五选择器为右声道第二选择器；所述n路输入数字信号为左声道输入数字信号，所述m路输入数字信号为右声道输入数字信号。
14.根据权利要求5所述的电路，其特征在于，所述第三选择器为左声道第三选择器，所述第六选择器为右声道第三选择器。
全文摘要
本发明提供一种实现多路输入双路输出的数字信号选择合成电路，在该电路中设置第一选择合成模块、第二选择模块、第三选择模块、第四选择合成模块、第五选择模块、合成模块和第六选择模块，将多路输入的不同数字信号，首先分别经过第一选择器、第一加法器、第四选择器、第四加法器、第二选择器、第五选择器，然后再经过加法器，最后再经过第三选择器和第五选择器，输出双路数字信号。本发明的选择器在选择控制信号的作用下，通过一级与门和一级或门对输入数字信号进行选择控制，具有较小的时间延迟。
文档编号G06F3/16GK1963743SQ20061016092
公开日2007年5月16日 申请日期2006年12月1日 优先权日2006年12月1日
发明者温婷婷, 杨作兴 申请人:北京中星微电子有限公司