专利名称：计算机主机板的制作方法
技术领域：
本发明涉及一种计算机主机板，特别涉及一种具有BIOS程序代码的计 算机主机板，其将主存储器的存储器频率与存储器时序两者的设定工作独立 分开，且能够让使用者容易修改主存储器的存储器频率与存储器时序的设 定。
背景技术：
在图1A中，大部分的传统基本输入输出系统(Basic Input Output System) 程序代码仅仅能够对主存储器的存储器频率进行设定，请参见图1A的 "Adjust DRAM Frequency "控件，而并无提供主存储器的存储器时序的设定。 图1A的传统BIOS程序代码已无法满足目前存储器模块(例如DDR3存储器 模块)在存储器参数设定上的要求。
在图IB中，另一种改进的传统BIOS程序代码虽然同时提供对主存储 器的存储器频率与存储器时序的设定功能，然而，在存储器时序的设定上， 请参见图IB的"DDR Timing Setting By"控件，仍会要求使用者输入过于 专业的参数，往往会造成使用者因为无法了解而不敢输入。
有鉴于计算机主机板的BIOS程序代码关于主存储器的存储器频率与存 储器时序的设定，仍有待改进，因此急需发明改进出一种计算机主机板，其 具有BIOS程序代码，能够让使用者容易修改主存储器的存储器频率与存储 器时序的设定。
发明内容
本发明第一目的是提供一种计算机主机板，其具有BIOS程序代码，能 够让使用者容易修改主存储器的存储器频率与存储器时序的设定。
本发明第二目的是提供一种计算机主机板，其具有BIOS程序代码，将 主存储器的存储器频率与存储器时序两者的设定工作独立分开，且能够让使用者容易修改主存储器的存储器频率与存储器时序的设定。
^^士虎大^昍—；术曰的女&昍;t县/ih—荣tfa;+暂J;n 士知if5A;l;壬.5/b —
条以上的存储器模块插槽，用来插置至少一条以上的存储器模块；闪存，用 来储存BIOS程序代码，其中该BIOS程序代码至少具有一个用来设定所述 存储器模块的存储器频率与存储器时序的存储器设定程序代码； 一中央处理 器插座，用来插置中央处理器，中央处理器至少用来执行该存储器设定程序 代码，使得执行后可对所述存储器模块的存储器频率与存储器时序分别提供 多个参数选项值，以供选择其中一项。
根据所述的计算机主机板，其中该存储器模块至少包含一个以上的存储 器芯片，其中该存储器芯片选自于一DDR存储器芯片、一DDR2存储器芯 片和一 DDR3存储器芯片的其中一种。
根据所述的计算机主机板，其中用于存储器频率的所述参数选项值至少 包含自动、400Mhz、 533Mhz、 667Mhz、 800MHz、 1066 MHz、 1333 MHz、 1600MHz或2000MHZ。
根据所述的计算机主机板，其中用于存储器时序的所述参数选项值至少 包含自动、400、 533、 667、 800、 1066、 1333、 1600或2000。
根据所述的计算机主机板，其中用于存储器频率的所述参数选项值为多 个以线性增量递增的存储器频率。
根据所述的计算机主机板，其中用于存储器频率的所述参数选项值为多 个以线性减量递减的存储器频率。
根据所述的计算机主机板，其中用于存储器时序的所述参数选项值为多 个以线性增量递增的存储器时序。
根据所述的计算机主机板，其中用于存储器时序的所述参数选项值为多 个以线性减量递减的存储器时序。
根据所述的计算机主机板，其中该中央处理器进一步依据一串行存在检 测芯片所记录的内容以及所述已被选择出的参数选项值，执行该存储器设定 程序代码，使得执行后至少可计算出一tCL、 一tRCD、 一tRP或一tRAS 。
本发明的计算机主机板利用修改BIOS程序代码，来将主存储器的存储 器频率与存储器时序两者的设定工作独立分开，如此让使用者能够获得更多 弹性的计算机主机板运作模式的组合。
图1A显示公知BIOS程序代码进行主存储器的存储器频率设定的画面 示意图。
图IB显示公知BIOS程序代码进行主存储器的存储器时序设定的画面 示意图。
图2显示本发明计算机主机板的架构示意图。 图3显示本发明BIOS程序代码的架构示意图。
图4A显示本发明执行存储器设定程序代码以对存储器频率进行设定的 画面示意图。
图4B显示本发明执行存储器设定程序代码以对存储器时序进行设定的 画面示意图。
其中，附图标记说明如下 10 计算机主机板 20BIOS程序代码 30 画面 40 画面
101存储器模块插槽 103 闪存
105中央处理器插座
107A北桥芯片
107B南桥芯片
201存储器设定程序代码
202存储器频率参数选择值
203存储器时序参数选择值
为使所属领域的技术人员了解本发明的目的、特征及功效，通过下述具 体实施例，并结合所附附图，对本发明详加说明，说明如下。
具体实施方式
图2显示本发明计算机主机板的架构示意图，以及图3显示本发明BIOS 程序代码的架构示意图。本发明计算机主机板10的主要技术特征在于能够 提供给使用者来对主存储器的存储器频率与存储器时序两项参数做出设定， 其设定手段是在通过计算机开机时，通过执行基本输入输出系统(Basic Input Output System)程序代码，使用者利用选项方式，来自行选择存储器频率与存 储器时序的参数选项。除了 BIOS程序代码20以外，本发明计算机主机板 10的其它构成均可以直接采用公知的技术手段。
本发明计算机主机板10的硬件元件至少包括有至少一条以上的存储 器模块插槽101、闪存103、中央处理器插座105、北桥芯片107A与南桥芯 片107B。所述存储器模块插槽101用来插置于所述存储器模块(图未显示)， 而所述存储器模块即是做为主存储器来使用。闪存103储存BIOS程序代码 20。
上述的所述存储器模块插槽101例如可以采用双直列存储器模块(Dual in Line Memory Module)插槽。适配卡插槽109例如可以采用PCI Express插 槽与PCI插槽。
除了存储器设定程序代码201以外，BIOS程序代码20的其它程序代码 可以直接采用公知技术手段。请参见图4A、图4B，存储器设定程序代码201 采用多个参数选项值的选择方式(例如通过键盘的上、下箭头按键来进行选 择)，提供给使用者来对主存储器的存储器频率与存储器时序等两项参数做出 设定。多个参数选项值包括多个存储器频率参数选择值202以及多个存储 器时序参数选择值203。
在图4A中，在"AdjustDRAMFr叫uency"控件，通过键盘的上、下箭 头按键的按压，来对画面30所显示的自动(Auto)、400Mhz、533Mhz、667Mhz、 800MHz、 1066 MHz、 1333 MHz、 1600MHz、 2000 MHz等多个存储器频率 参数选择值202进行选择，选择出其中一个存储器频率参数选择值202来作 为主存储器的存储器频率。
在图4B中，在"Configure DRAM Timing By SPD"控件，先选择为 "Disable"，然后，通过键盘的上、下箭头按键的按压，来对画面40所显 示的自动(Auto)、 400、 533、 667、 800、 1066 、 1333 、 1600、 2000等多个 存储器时序参数选择值203进行选择，选择出其中一个存储器时序参数选择值203来作为主存储器的存储器时序。本发明通过选择其中一个的存储器频 率的数值来设定出所需要的存储器时序。
当使用者选定好新的存储器频率与存储器时序后，存储器设定程序代码
立即计算出一组新的存储器参数，例如tCL、 一tRCD、 一tRP和/或一tRAS 等存储器参数，然后再将此组新存储器参数设定至存储器控制器。
现举出三个范例来说明存储器设定程序代码201如何依据新选择出的存 储器频率与存储器时序，计算出新的tRAS存储器参数。从所揭示的新tRAS 存储器参数的计算手段，所属领域的技术人员均可轻易推知，而计算获得其 它存储器参数。
在第一个范例中，存储器模块插槽101插置DDR2存储器模块，使用者 新选择出的存储器频率与存储器时序分别是800Mhz与800。由于800Mhz 是双倍数据率(Double data rate)的速度(Speed)，因此实际频率(Real frequency) 应为400Mhz，其对应的时钟值(Clock)是2.5ns。再依据DDR2存储器模块上 的串行存在检测(Serial Presence Detect)芯片，其位置在第30字节(Byte)所读 出的字节值是为0F，此意味着SPD芯片所记录的tRAS厂设值为15ns。据 此，新tRAS存储器参数的计算，如下
tRAS = 15ns/2.5ns = 6T
接着，存储器设定程序代码201便将新tRAS存储器参数6T设定至存储 器控制器。
在第二个范例中，存储器模块插槽101插置DDR2存储器模块，使用者 新选择出的存储器频率与存储器时序分别是800Mhz与667。由于667Mhz 是双倍数据率(Double datarate)的速度(Speed)，因此实际频率(Real frequency) 应为333Mhz，其对应的时钟值(Clock)是3ns。再依据DDR2存储器模块的 SPD芯片，其位置在第30字节(Byte)所读出的字节值是为0F，此意味着SPD 芯片所记录的tRAS厂设值为15ns。据此，新tRAS存储器参数的计算，如 下
tRAS = 15ns/3ns = 5T
接着，存储器设定程序代码201便将新tRAS存储器参数5T设定至存储 器控制器。
在第三个范例中，存储器模块插槽101插置DDR2存储器模块，使用者新选择出的存储器频率与存储器时序分别是800Mhz与1066。由于1066Mhz 是双倍数据率(Double data rate)的速度(Speed)，因此实际频率(Reai frequency) 应为533Mhz，其对应的时钟值(Clock)是1.875ns。再依据DDR2存储器模块 的SPD芯片，其位置在第30字节(Byte)所读出的字节值是为0F，此意味着 SPD芯片所记录的tRAS厂设值为15ns。据此，新tRAS存储器参数的计算， 如下
tRAS = 15ns/ l,875ns = 8T
接着，存储器设定程序代码201便将新tRAS存储器参数8T设定至存储 器控制器。
另外，上述参数选项值可以改变为采用线性增量递增或线性减量递减的 方式，来提供给使用者选择出其中一个数值。例如存储器频率参数选择值 202可以由400MHz、 401 MHz.,.2000MHZ的线性增量来增大存储器频率， 或是可以由2000MHZ、 1999MHZ...400MHZ的线性减量来减小存储器频率， 使用者通过键盘的上、下箭头按键的按压来进行增量或减量。例如存储器 时序参数选择值203可以由400、 401...2000的线性增量来增大存储器时序， 或是可以由2000、 1999...400的线性减量来减小存储器时序，使用者通过键 盘的上、下箭头按键的按压来进行增量或减量。
本发明的计算机主机板利用修改BIOS程序代码20，来将主存储器的存 储器频率与存储器时序两者的设定工作独立分开，例如，使用者可以自行将 计算机主机板调整成快速(Fast)存储器频率与快速存储器时序，使得获得性能 模式(Performancemode)的运作模式；又例如，使用者可以自行将计算机主机 板调整成慢速(Slow)存储器频率与慢速存储器时序，使得获得稳定模式 (Stability mode)的运作模式，如此让使用者能够获得更多弹性的计算机主机 板运作模式的组合，此项即为本发明的优点所在与效益所在。
虽然本发明已以优选实施例揭示如上，然而其并非用以限定本发明，所 属领域的技术人员，在不脱离本发明的精神和范围内，应当可做些许更动与 润饰，所作更动与润饰仍属于本发明后附的权利要求所限定的保护范围内。
权利要求
1. 一种计算机主机板，包括至少一条以上的存储器模块插槽，用来插置至少一条以上的存储器模块；一闪存，用来储存BIOS程序代码，其中该BIOS程序代码至少具有一个用来设定所述存储器模块的存储器频率与存储器时序的存储器设定程序代码；一中央处理器插座，用来插置一中央处理器，其中该中央处理器至少用来执行该存储器设定程序代码，使得执行后可对所述存储器模块的存储器频率与存储器时序分别提供多个参数选项值，以供选择其中一项。
2. 如权利要求1所述的计算机主机板，其中该存储器模块至少包含一个 以上的存储器芯片，其中该存储器芯片选自于一DDR存储器芯片、一DDR2 存储器芯片和一 DDR3存储器芯片的其中一种。
3. 如权利要求1所述的计算机主机板，其中用于存储器频率的所述参数 选项值至少包含自动、400Mhz、 533Mhz、 667Mhz、 800MHz、 1066 MHz、 1333 MHz、 1600MHz或2000MHZ。
4. 如权利要求1所述的计算机主机板，其中用于存储器时序的所述参数 选项值至少包含自动、400、 533、 667、 800、 1066、 1333、 1600或2000。
5. 如权利要求1所述的计算机主机板，其中用于存储器频率的所述参数 选项值为多个以线性增量递增的存储器频率。
6. 如权利要求1所述的计算机主机板，其中用于存储器频率的所述参数 选项值为多个以线性减量递减的存储器频率。
7. 如权利要求1所述的计算机主机板，其中用于存储器时序的所述参数 选项值为多个以线性增量递增的存储器时序。
8. 如权利要求1所述的计算机主机板，其中用于存储器时序的所述参数 选项值为多个以线性减量递减的存储器时序。
9. 如权利要求1所述的计算机主机板，其中该中央处理器进一步依据一 串行存在检测芯片所记录的内容以及所述己被选择出的参数选项值，执行该 存储器设定程序代码，使得执行后至少可计算出一 tCL、 一 tRCD、 一 tRP 或一tRAS 。
全文摘要
本发明提供一种计算机主机板，其包括至少一条以上的存储器模块插槽、闪存、中央处理器插座。存储器模块插槽用来插置至少一条以上的存储器模块。闪存用来储存BIOS程序代码，其中BIOS程序代码至少具有一个用来设定所述存储器模块的存储器频率与存储器时序的存储器设定程序代码。中央处理器插座用来插置中央处理器，中央处理器至少用来执行存储器设定程序代码，使得执行后可对所述存储器模块的存储器频率与存储器时序分别提供多个参数选项值，以供选择其中一项。本发明的计算机主机板利用修改BIOS程序代码，来将主存储器的存储器频率与存储器时序两者的设定工作独立分开，如此让使用者能够获得更多弹性的计算机主机板运作模式的组合。
文档编号G06F9/445GK101414262SQ20071018184
公开日2009年4月22日 申请日期2007年10月19日 优先权日2007年10月19日
发明者李明隆 申请人:微星科技股份有限公司