专利名称：：N模冗余表决系统的制作方法
技术领域：
：本发明涉及一种N模冗余表决系统，具体地说，是涉及一种具有自重构和自校验功能的N模(N为奇数)冗余表决系统。
背景技术：
：容错设计的常用技术为冗余技术，冗余分为静态冗余和动态冗余。对于静态冗余技术而言，常用的技术是N模表决冗余。N模表决冗余是让多个具有同样功能的部件同时运行，经过表决而实现故障屏蔽的目的。具体来说，一个关键功能部件需要配置多个备用部件来保证功能输出正常，如配置N倍冗余的同构部件，N为备用部件(即冗余模块)的总数，N为奇数(N=2M+1)，将N个冗余模块的信号输出引入同一个表决器，表决器按照少数服从多数原则输出最终信号。表决器是容错设计中，尤其是N模冗余系统中常用的一种功能电路，其可靠性对整个系统有很大影响。采用上述传统表决器，当发生故障的冗余模块数量大于M时，表决器便无法正常工作，即不能始终输出正常信号，而此时小于N—M个正常冗余模块是不起作用的。例如，M+l个冗余模块发生故障后，即使其它M个冗余模块输出正常信号，表决器的输出也不一定为正常信号，可见，不仅冗余模块的增长会带来资源消耗和成本增长，而且冗余模块的利用率很低。另外，当表决器损坏后，整个系统发生故障，故障难以发现。
发明内容本发明的目的在于提供一种N模冗余表决系统，该表决系统具有自重构和自校验功能，可提高冗余模块的利用率。为了实现上述目的，本发明采用了以下技术方案一种N模冗余表决系统，其特征在于它包括重构逻辑单元、表决器和校验单元，其中该重构逻辑单元的信号输入端接收来自N模冗余模块输出的N路冗余信号，该重构逻辑单元的信号输出端将N路重构信号分别传送至表决器的输入端和校验单元的输入端，表决器的输出端输出最终的表决信号，该表决信号分别传送至重构逻辑单元的信号返回输入端和校验单元的信号返回输入端，校验单元的输出端输出校验信号。所述重构逻辑单元包括故障状态表生成单元和自重构单元，其中该故障状态表生成单元由N组生成子单元组成，每组生成子单元由一异或门和一RS触发器构成，该异或门的输入端接收所述表决信号和所述N路冗余信号中的一路冗余信号，该异或门的输出端接RS触发器的S端，该RS触发器的Q输出端输出该路冗余信号对应的故障状态值，N组生成子单元输出的各路冗余信号对应的故障状态值构成一个故障状态表；该自重构单元由N组重构子单元组成，每组重构子单元由基本门电路组成，每组重构子单元接收故障状态表中的各故障状态值和所述N路冗余信号中的一路冗余信号，经门电路运算后输出该路冗余信号对应的重构信号，N组重构子单元分别输出每路冗余信号对应的重构信号。所述重构子单元的电路由真值表推导得出。所述校验单元由编码器和解码器组成，该编码器的输入端接收所述重构逻辑单元输出的N路重构信号和所述表决器输出的表决信号，该编码器的输出端接解码器的输入端，该解码器的输出端输出两路校验信号。所述编码器和解码器的电路由真值表推导得出。本发明的优点是本发明N模冗余表决系统可在某路冗余模块故障的情况下对冗余系统进行降级重构，即使大于M个的冗余模块发生故障，本发明表决系统也可最终输出正确信号(即正常工作信号)，极大提高了冗余模块的利用率和可靠性。本发明N模冗余表决系统可容忍最多N-2模冗余模块发生故障。例如，传统的五模冗余表决电路只能容忍最多两模冗余模块发生故障，而本发明中的五模冗余表决系统可容忍最多三模冗余模块发生故障。本发明N模冗余表决系统中校验单元利用完全自校验的容错思想和容错处理方法，在表决系统内部完成自身校验和报错，既对整个表决系统进行了容错处理，又不需要增加额外的外部电路监视部件。本发明N模冗余表决系统结构简单可靠，具有自重构自校验功能，不仅提高了冗余模块的利用率，还可在不需增加外围资源的条件下实时对自身电路进行故障校验。图1是本发明N模冗余表决系统的组成示意图;图2是五模冗余表决系统的故障状态表生成单元的生成子单元电路图；图3是五模冗余表决系统的自重构单元的重构子单元电路图；图4是五模冗余表决系统的解码器电路图；图5是五模冗余表决系统的表决器电路图。具体实施方式下面结合附图对本发明作进一步描述。如图1所示，本发明N模冗余表决系统包括重构逻辑单元10、表决器20和校验单元30。该重构逻辑单元IO的信号输入端接收来自N模冗余模块输出的N路冗余信号X『Xw，该重构逻辑单元10的信号输出端将N路重构信号Y,YN分别传送至表决器20的输入端和校验单元30的输入端，表决器20的输出端输出最终的表决信号A，该表决信号A分别传送至重构逻辑单元10的信号返回输入端和校验单元30的信号返回输入端，校验单元30的输出端输出校验信号Z1和Z2。重构逻辑单元10包括故障状态表生成单元和自重构单元。该故障状态表生成单元由N组生成子单元组成，每组生成子单元由一异或门和一RS触发器构成，该异或门的输入端接收表决信号A和N路冗余信号X广Xw中的一路冗余信号Xi，该异或门的输出端接RS触发器的S端，该RS触发器的Q输出端输出该路冗余信号Xi对应的故障状态值gi，N组生成子单元输出的各路冗余信号对应的故障状态值构成一个故障状态表。该自重构单元由N组重构子单元组成，每组重构子单元由基本门电路组成，每组重构子单元接收故障状态表中的各故障状态值g,gN和N路冗余信号X广Xn中的一路冗余信号Xi，经门电路运算后输出该路冗余信号Xi对应的重构信号Yj，N组重构子单元分别输出每路冗余信号对应的重构信号。表决器20采用公知的表决电路，按照"少数服从多数"的原则，从重构信号中将正常信号输出。校验单元30由编码器和解码器组成，该编码器的输入端接收重构逻辑单元10输出的N路重构信号Y广Yn和表决器20输出的表决信号A，该编码器的输出端接解码器的输入端，该解码器的输出端输出两路校验信号Zl和Z2。工作时，N模冗余模块输出的N路冗余信号X,XN输入重构逻辑单元10进行重构，当某路冗余信号发生故障，则通过重构逻辑单元IO对N模冗余系统进行降级处理，屏蔽发生故障的冗余模块，然后经表决器20表决输出代表正常工作信号的表决信号A。在系统工作中，校验单元30通过接收重构逻辑单元10的重构信号Yi~YN和表决器20的表决信号A，来对整个表决系统的工作状态进行校验，将校验结果实时发送给外部处理器，以报告表决系统的工作状态。下面以五模冗余表决系统为例来分别具体说明重构逻辑单元10、表决器20和校验单元30。五模冗余表决系统的重构逻辑单元10包括故障状态表生成单元和自重构单元。下面分别详述五模冗余表决系统的故障状态表生成单元由5组生成子单元101组成。图2示出了生成子单元101的电路图，如图2所示，每组生成子单元101由一异或门1011和一RS触发器1012构成。该异或门1011的输入端接收表决信号A和5路冗余信号X广Xs中的一路冗余信号Xi,该异或门1011的输出端接RS触发器1012的S端，该RS触发器1012的Q输出端输出该路冗余信号Xi对应的故障状态值gi，例如，对应第二路冗余信号的生成子单元的输入为表决信号A和冗余信号X2，而该生成子单元对应输出故障状态值g2。每一路冗余信号都对应有一个生成子单元101，5路冗余信号分别对应的各生成子单元输出的故障状态值构成一个故障状态表(g,、g2、g3、g4、g5}。在实际设计故障状态表生成单元中，将冗余信号Xj与表决信号A进行异或，并将异或后的结果输入RS触发器1012的S端，这样，当输入的冗余信号Xi无故障时，Q输出端的输出为O(因为输出的表决信号A总是正常信号，若冗余信号Xi为正常信号，则冗余信号Xi与表决信号A异或触发后的输出g产O)，反之，当输入的冗余信号Xi发生故障时，Q输出端的输出为l(因为输出的表决信号A总是正常信号，若冗余信号Xi为故障信号，即冗余信号Xi与表决信号A不同，则冗余信号Xi与表决信号A异或触发后的输出gi=l)。使用RS触发器1012可以保证gi输出的正确性和稳定性，只要输入异或门1011的冗余信号Xi与表决信号A不同，除非重新复位，RS触发器1012的Q输出端将始终保持为l，表示对应的该路冗余模块发生了故障。五模冗余表决系统的自重构单元由5组重构子单元102组成。图3示出了重构子单元102的电路图，如图3所示，每组重构子单元102由基本门电路组成，每组重构子单元102接收故障状态表中的各故障状态值gi(i=l，2,3，4,5)和5路冗余信号X,~X5中的一路冗余信号Xi，经门电路运算后输出该路冗余信号Xi对应的重构信号Yi，例如，对应第二路冗余信号的重构子单元的输入为各故障状态值g5、g2、g3、g4、gl(该五个故障状态值在图3中由上到下示出，在这里，设定五路信号标号循环，即第五路信号的下一路为第一路，如将i=2代入gi-2，则所得的go应为g5)和冗余信号X2，而该重构子单元对应输出重构信号Y2。每一路冗余信号都对应有一个重构子单元102,各重构子单元分别对应输出每路冗余信号的重构信号。在实际设计自重构单元中，设定重构原则如下1、当五模冗余模^^中首次一路冗余模块发生故障，将该路发生故障的冗余模块输出的冗余信号Xi定义为0，并将其相邻的冗余模块输出的冗余信号Xj(j=i+l)定义为1(在这里，设定信号Xs的相邻信号为X,)，根据该定义得出五路冗余信号对应的故障状态表，冗余信号Xi对应输出的重构信号Y,定义为0，冗余信号Xj对应输出的重构信号Y」定义为1。若冗余信号Xj代表的冗余模块并未故障，则该冗余模块用作备份。从而屏蔽两路冗余信号Xj和X」，五模冗余系统重构为带一个备份的三模冗余系统。2、当五模冗余模块中首次两路冗余模块发生故障，将该两路发生故障的冗余模块输出的冗余信号Xi和Xj分别定义为0、1(i^j)，相应地，冗余信号Xi对应输出的重构信号Yi定义为0，冗余信号Xj对应输出的重构信号Yj定义为l，从而五模冗余系统重构为一个三模冗余系统。3、当带备份的三模冗余系统中首次一路冗余模块发生故障，将用作备份的冗余模块替代发生故障的冗余模块，故障状态表随之修改，此时，五模冗余系统重构为一个三模冗余系统。4、当三模冗余系统中首次一路冗余模块发生故障，则系统退化为一个两模比较电路，系统仍可得到正确输出值，但不稳定(若三模冗余系统中的一路冗余模块发生故障，则系统可正确输出，但若其它冗余模块再发生故障，则系统不能正确输出，变得不稳定)。根据上述设定的重构原则可以看出，冗余信号Xi、重构信号Yi以及故障状态表中各故障状态值间存在确定的对应关系，通过冗余信号Xi、重构信号Yi和各故障状态值可构造出一个真值表，从而利用该真值表可推导出重构子单元的电路。例如，通过真值表推导出的五模冗余系统的重构子单元102的电路如图3所示，该电路由与门1021、或门1022和非门1023构成，实际运用该电路可以得出，五模冗余表决系统可以最多容忍三路冗余信号故障，一旦某路冗余信号发生故障，则通过重构逻辑单元10对五模冗余系统进行降级处理，屏蔽发生故障的冗余模块，使得整个表决系统不受影响。对于N模冗余系统，同样可以利用上述真值表推导方式来求取N模冗余系统的重构子单元电路。五模冗余表决系统的表决器20如图5所示，该表决器20的电路由与门201和或门202构成，该表决器20的输入为重构逻辑单元10输出的重构信号Y,Y5，该表决器采用公知表决电路、按照"少数服从多数"的原则将正常信号输出。表决器电路由简单的与或门电路组成，结构简单可靠、易于实现，该电路为公知技术，在容错电路中应用广泛，在此不再赘述。对于N模冗余系统，采用公知方法同样可以构造出其所需的表决器电路。重构逻辑单元10增加了冗余模块的稳定性，但也增加了复杂度。因此，利用完全自校验的容错思想和容错处理方法，在表决系统内部完成自身校验和报错，这样既对整个表决系统进行了容错处理，又不会增加额外的外部电路监视部件。五模冗余表决系统的校验单元30由编码器和解码器组成，该编码器的输入端接收重构逻辑单元IO输出的5路重构信号Y,Y5和表决器20输出的表决信号A，该编码器的输出端接解码器的输入端，该解码器的输出端输出两路校验信号Z1和Z2。在实际设计编码器中，根据上述重构原则，我们分析各信号状态可以发现规律1、5模冗余模块的工作状态与该5路冗余信号集(X,、X2、X3、X4、X5}是一一对应的。当5模冗余模块均未故障时，输入的冗余信号相等，当5模冗余模块有故障时，输入的冗余信号不全相等。2、5模冗余模块均正常工作时，输出的重构信号集{Y,、Y2、Y3、Y4、Y^和表决器输出的表决信号A保持一致，为全1或全0(当定义0代表故障，则为全l;当定义l代表故障，则为全0)，则对应的输出(m,、m2、m3、m4、m5)为(1、0、0、0、0}或{0、0、0、0、1}，见下面真值表的第l、2行。3、当一路冗余模块故障时，输出的重构信号集(Y,、Y2、Y3、Y4、丫5}为四个0—个1，且表决器输出的表决信号A为O(故障用1定义的情况)，或者输出的重构信号集{Y,、Y2、Y3、Y4、Y^为四个1一个0，且表决器输出的表决信号A为1(故障用O定义的情况)，则对应的输出(m，、m2、m3、m4、md均为四个O—个l，见下面真值表的第3、4行。4、当又一路冗余模块故障时，输出的重构信号集(Y,、Y2、Y3、Y4、Y5}为四个O—个1，且表决器输出的表决信号A为O(故障用1定义的情况)，或者，输出的重构信号集(Y,、Y2、Y3、Y4、Y^为四个1一个0，且表决器输出的表决信号A为1(故障用O定义的情况)，则对应的输出(m,、m2、m3、m4、m^均为四个0—个l，见下面真值表的第3、4行。5、当其它冗余模块再发生故障时，则系统复位切换，以保证输出的表决信号A正常，而不需考虑各信号状态。由上述规律可以列出如下表所示的真值表<table>tableseeoriginaldocumentpage9</column></row><table>可见，当冗余模块发生故障时，表决器输出的表决信号值等于重构逻辑单元输出的多数重构信号值，因此，以表决器输出的表决信号为开关信号，可以构成一个五选一编码器，该编码器的真值表即为上表，编码器电路可通过真值表推导得出。在实际设计解码器中，为了使校验单元30具备自检测功能，将解码器设计为4中取2的2k取k电路(公知技术，在此不再赘述)，该电路由或门301和与门302构成，如图4所示，编码器的输出信号m,、m2、m3、m4、m5输入解码器。因为解码器具有两个独立的子电路，两子电路间不产生影响，每个故障信号只能影响到一个子电路，因此该解码器可以保证检测到单个故障的发生，从而，校验信号Zl和Z2的输出值可以实现对整个表决系统的校验。例如，当校验信号Z1和Z2相异时，表示整个表决系统工作正常，当校验信号Z1和Z2相同时，表示整个表决系统出现故障。对于N模冗余系统，同样可以利用上述求取编码器和解码器的真值表推导方法来求得N模冗余系统的编码器和解码器电路。本发明的优点是本发明N模冗余表决系统可在某路冗余模块故障的情况下对冗余系统进行降级重构，即使大于M个的冗余模块发生故障，本发明表决系统也可最终输出正确信号(即正常工作信号)，极大提高了冗余模块的利用率和可靠性。本发明N模冗余表决系统可容忍最多N-2模冗余模块发生故障。例如，传统的五模冗余表决电路只能容忍最多两模冗余模块发生故障，而本发明中的五模冗余表决系统可容忍最多三模冗余模块发生故障。本发明N模冗余表决系统中校验单元利用完全自校验的容错思想和容错处理方法，在表决系统内部完成自身校验和报错，既对整个表决系统进行了容错处理，又不需要增加额外的外部电路监视部件。本发明N模冗余表决系统结构简单可靠，具有自重构自校验功能，不仅提高了冗余模块的利用率，还可在不需增加外围资源的条件下实时对自身电路进行故障校验。权利要求1.一种N模冗余表决系统，其特征在于它包括重构逻辑单元、表决器和校验单元，其中该重构逻辑单元的信号输入端接收来自N模冗余模块输出的N路冗余信号，该重构逻辑单元的信号输出端将N路重构信号分别传送至表决器的输入端和校验单元的输入端，表决器的输出端输出最终的表决信号，该表决信号分别传送至重构逻辑单元的信号返回输入端和校验单元的信号返回输入端，校验单元的输出端输出校验信号。2、根据权利要求1所述的N模冗余表决系统，其特征在于所述重构逻辑单元包括故障状态表生成单元和自重构单元，其中该故障状态表生成单元由N组生成子单元组成，每组生成子单元由一异或门和一RS触发器构成，该异或门的输入端接收所述表决信号和所述N路冗余信号中的一路冗余信号，该异或门的输出端接RS触发器的S端，该RS触发器的Q输出端输出该路冗余信号对应的故障状态值，N组生成子单元输出的各路冗余信号对应的故障状态值构成一个故障状态表；该自重构单元由N组重构子单元组成，每组重构子单元由基本门电路组成，每组重构子单元接收故障状态表中的各故障状态值和所述N路冗余信号中的一路冗余信号，经门电路运算后输出该路冗余信号对应的重构信号，N组重构子单元分别输出每路冗余信号对应的重构信号。3、根据权利要求2所述的N模冗余表决系统，其特征在于所述重构子单元的电路由真值表推导得出。4、根据权利要求1所述的N模冗余表决系统，其特征在于所述校验单元由编码器和解码器组成，该编码器的输入端接收所述重构逻辑单元输出的N路重构信号和所述表决器输出的表决信号，该编码器的输出端接解码器的输入端，该解码器的输出端输出两路校验信号。5、根据权利要求4所述的N模冗余表决系统，其特征在于所述编码器和解码器的电路由真值表推导得出。全文摘要本发明公开了一种N模冗余表决系统，它包括重构逻辑单元、表决器和校验单元，该重构逻辑单元的信号输入端接收来自N模冗余模块输出的N路冗余信号，该重构逻辑单元的信号输出端将N路重构信号分别传送至表决器的输入端和校验单元的输入端，表决器的输出端输出最终的表决信号，该表决信号分别传送至重构逻辑单元的信号返回输入端和校验单元的信号返回输入端，校验单元的输出端输出校验信号。本发明N模冗余表决系统结构简单可靠，具有自重构自校验功能，不仅提高了冗余模块的利用率，还可在不需增加外围资源的条件下实时对自身电路进行故障校验。文档编号G06F11/16GK101281484SQ20081010634公开日2008年10月8日申请日期2008年5月12日优先权日2008年5月12日发明者党崇伦,平叶,孙汉旭,曹红玉,贾庆轩申请人:北京邮电大学