专利名称：具有时钟备份的单板及系统的制作方法
技术领域：
本实用新型涉及一种单板技术，尤其涉及一种具有时钟备份功能的单板 及系统。
背景技术：
Intel公司在1992年发布的PCI总线是个人计算机领域的一次革新，PCI 总线顺应了多媒体计算机对总线带宽日益增长的需求，且具有即插即用、与 处理器无关、可扩展性好等优点，事实也证明PCI总线是一项高瞻远瞩的总线 标准，因为该总线能够根据应用的需要扩展总线宽度或工作频率，并保持软 件的兼容性。
随着PCI总线在个人计算机领域的推广，也逐渐被应用到其他领域，例如 服务器、笔记本电脑、嵌入式系统等，PICMG ( PCI Industrial Computer Manufacturers Group, PCI工业计算机制造商协会)在1994年发布的 CompactPCI (紧凑的外部设备互连总线，简称CPCI )规范标志着PCI总线开始 应用于对可靠性要求很高的电信、工业控制等领域。CompactPCI规范定义一 种新的板卡和系统结构，采用欧式卡的机械尺寸，电气特性和数据传输协议 与PCI总线相同；支持热插拔，可以在线更换单板；可扩展性较好，能根据应 用的需要配置单板的数量；支持主、备倒换，提高了系统的可靠性；可以采 用个人计算机领域大量生产的芯片，降低了成本。
CompactPCI系统为前后插才反结构，前插^1用于提供通用的处理能力，后 插板通常用于提供对外接口 。前插板分为系统板和接口板两种，系统板主要 完成系统管理和控制功能，如监控接口板的工作状态、控制单板的复位、 上下电等，接口板主要完成业务处理功能。
图1所示是一种典型的8槽位CompactPCI系统，该CorapactPCI系统采用 总线型拓朴结构，系统板与接口板之间、接口板与接口板之间都可以利用总 线进行相互访问。由于CompactPCI总线采用的是同步通信协议，互相收发数 据的单板之间必须保持同步，因此PICMG2. 0规范在每个接口板槽位都定义一 个输入的时钟信号CLK，频率一般是33MHz或66MHz,位于背板连接器J1的D6 位置，该时钟信号CLK来自同一条总线上的系统板(系统板也向自身提供一个 时钟信号)，而且通过布线保证系统板和所有接口板的时钟信号CLK保持同 步。
在CompactPCI接口板的内部，常用的工作时钟为33MHz或66MHz,经过驱 动或者倍频之后作为CPU与桥片之间、桥片与内存储器之间，或桥片与PCI设 备之间的同步时钟，下面以一种常见的CompactPCl4妄口板为例进行说明，该 接口板的时钟结构如图2所示，其中，单板上使用的主要时钟均由33MHz时钟 转换而来，因此，33MHz时钟的可靠性直接影响到单板的可靠性。如果该 33MHz时钟发生故障，则CPU、桥片、内存储器等重要器件都无法工作，单板 将会死机，而且无法现场定位出死机的原因，直接影响到单板的可测试性。
为提高系统的可靠性，现有技术一提出将接口板采取主、备用配置，一 块主用单板完成业务处理功能，另一块备用单板处于待机方式。当主用单板 发生故障后，备用单板接管它的工作，而原来的主用单板降为备用。
为避免时钟故障造成单板死机，现有技术二提供可以在单板上设置一个 备份的时钟并进行实时检测，当其中一个时钟发生故障后自动切换到另外一 个时钟，具体如图3所示。
从上述对现有CompactPCI系统的结构和对上述对CompactPCI系统时钟故 障处理的现有技术描述中，发明人发现上述现有技术至少存在以下问题
(1)现有技术一提供方案的系统中，若单板因为时钟故障而死机，会带 来以下问题①由于CPU无法工作，导致无法现场定位出故障的原因；②由于 更换故障单板之前只有一块单板工作，系统的可靠性会降低；③在CPCI环境
下会引起其他单板的retry (重试)，影响系统的性能；
(2)现有技术二提供方案的系统虽然提高了单板的可靠性，但无法检测 来自系统板的CPCI时钟，当CPCI时钟发生故障后如果不采取措施(如将系统 板的主、备倒换)，则与CPCI时钟连接的本板(接口板)会不断retry (重 试)而挂死或影响性能。
实用新型内容
本实用新型实施方式提供一种具有时钟备份的单板及系统，以系统时钟 作为备用时钟，避免因系统中各单板时钟或系统的CPCI接口时钟发生故障， 造成的系统单板重起或不能检测的问题。
一种具有时钟备份的单板，该单板包括
主桥、工作时钟、可编程逻辑部件PLD、复位电路和系统时钟输入接口； 所述工作时钟的输出端与可编程逻辑部件PLD的工作时钟输入端连接，所述可 编程逻辑部件PLD输出端分别与复位电路及主桥连接；所述系统时钟输入接口 与所述可编程逻辑部件PLD的备用时钟输入端连接。
一种基于上述单板的系统，其特征在于，该系统包括至少一个系统单 板和上述的单板，所述单板的系统时钟输入接口与所述系统单板的系统时钟 信号输出端连接。
由上述本实用新型实施方式提供的技术方案可以看出，本实用新型实施 方式通过系统时钟输入接口 ，将系统板的系统时钟引入到单板上作为单板的 备用时钟，当单板的工作时钟发生故障时可以通过该备用时钟迅速恢复正常 ,从而提高了该单板的可用性、可靠性和可测试性。且该单板的工作时钟或 系统的系统时钟发生故障后，能够相互检测故障并告警。
图1为现有技术提供的8槽位的CPCI系统的示意图2为现有技术提供的一种CPCI系统的接口板的时钟连接示意图; 图3为现有技术提供的另一CPCI系统的接口板的时钟连接示意图; 图4为本实用新型实施例一的单板时钟连接示意图； 图5为本实用新型实施例的单板的PLD结构框图； 图6为本实用新型实施例二的单板时钟连接示意图。
具体实施方式
本实用新型实施方式提供一种具有时钟备份的单板，该单板通过系统时 钟输入接口将系统板提供的时钟信号引入到单板上，作为单板备份、检测用 的备用时钟，当单板的工作时钟发生故障后，能够通过备用时钟迅速恢复正 常，并且当单板的工作时钟或CPCI接口时钟发生故障后，能够及时检测出故 障并告警。该单板作为系统中的接口板使用时，通过系统时钟作为备用时钟 来对工作时钟进行检测、备份，提高了接口板的可用性、可靠性和可测试 性。
为便于更好的理解，
以下结合附图和具体实施例进行说明。 实施例一
本实施例提供一种具有时钟备份的单板，可以用在CPCI系统中作为接口 板使用，该单板包括
主桥、工作时钟、可编程逻辑部件PLD、复位电路、系统时钟输入接口、 CPCI接口芯片和驱动器，实际中，该单板上还可以包括CPU、内存储器和 PCI接口 ；所述工作时钟的输出端与可编程逻辑部件PLD的工作时钟输入端连 接，PLD的输出端分别与复位电路和主桥连接，主桥分别与CPU、内存储器、 PCI接口连接；所述系统时钟输入接口用于引入系统板提供的系统时钟信号连 接(如可以是系统板的33MHz或66MHz系统时钟，也可以是其他频率的时钟 信号，不因此而对本实用新型造成限制)，系统时钟输入接口通过驱动器分 别与PLD的备用时钟输入端和CPCI接口芯片连接，即驱动器的 一路输出与PLD
的备用时钟输入端，另一路输出与CPCI接口芯片连接，实际中，驱动器可以 釆用零延时驱动器，零延时驱动器的两路输出可以输出相同频率的时钟信号 ，如两路输出均为33MHz信号或66MHz信号，也可以根据需要驱动器输出两路 不同频率的时钟信号，如一路输出为33MHz信号，而另一路输出为66MHz信
当该单板用在CPCI系统中作为接口板时，系统板的时钟信号输出端可以 连接到该接口板时钟信号输入接口上，该时钟信号输入接口通过零延时驱动 器分别与接口板的可编程逻辑器件PLD的备用时钟输入端及该接口板中设置的 与单板的PCI总线连接的CPCI接口芯片连接，具体可以是将系统板提供的系统
时钟信号经时钟信号输入接口引入，通过所述零延时驱动器将输入的系统板 的时钟信号分成两路时钟信号输出， 一路时钟信号输出端与接口板的可编程
逻辑器件(PLD)的备用时钟信号输入端连接，另一路时钟信号输出端与接口 板的紧凑外部设备互连总线的CPCI接口芯片连接。
下面结合图4及在Co即actPCI系统中作为接口板使用时的情况对上述单 板进行说明。
可以将单板作为系统中的接口板，当作为接口板使用时，将系统板向接 口板提供的CPCI接口时钟引入到该接口板的系统时钟输入接口上，通过该系 统时钟输入接口将系统时钟引入到的接口板的PLD的备用时钟输入端上，为保 证信号质量，系统板输出的CPCI接口时钟只能有一个负载，因此将连接到接 口板的系统时钟信号输入接口上的系统板的时钟信号，通过零延时驱动器得 到两路时钟，第一路连接到CPCI接口芯片，第二路连接到PLD，该第二路时钟 频率与所述接口板自身的工作时钟提供给PLD的时钟频率相同(为便于描述， 下文中将零延时驱动器输出的连接到PLD的第二路时钟称为CPCI时钟)；
以接口板的工作时钟为33MHz为例说明，在初始情况下，PLD选择33M工
作时钟输出给主桥；
PLD通过逻辑设计可以利用所在接口一反的工作时钟对CPCI时钟进行;险测，
同时也用CPCI时钟对工作时钟进行才全测。
PLD内部包括工作时钟检测模块、备用时钟检测模块，时钟切换模块、复 位控制模块和中断上报模块，PLD的内部模块的连接关系如图5所示，
时钟切换模块、工作时钟检测模块、备用时钟检测模块上均设有工作时 钟输入端和备用时钟输入端，所述各工作时钟输入端相互连接，并与接口板 的工作时钟的输出端连接；所述的各备用时钟输入端也相互连接；
工作时钟检测模块与备用时钟检测模块的输出端分别与中断上报模块的 两个输入端连接，中断上报模块上分别设有提供中断信号的中断信号输出端 和与CPU连接的CPU接口信号输出端；
工作时钟检测模块的输出端还分别与时钟切换模块的切换控制端和复位 控制模块输入端连接；
时钟切换模块上设有输出时钟信号的时钟信号输出端；复位控制模块上 设有输出复位控制信号的复位控制信号输出端。
其中，工作时钟检测模块，用于利用CPCI时钟检测工作时钟，通过输出电 平信号指示工作时钟是否正常。
备用时钟检测模块，用于利用工作时钟检测CPCI时钟，通过输出电平信 号指示CPCI时钟是否正常。
时钟切换模块缺省情况下输出单板的工作时钟，并根据工作时钟检测 模块的输出来决定是否切换到CPCI时钟。
复位控制模块用于根据工作时钟检测模块的输出来决定单板是否复位。
中断上报模块用于根据工作时钟检测模块、备用时钟检测模块的输出 来决定是否产生中断，并保存中断状态供CPU读取。
工作时，当CPCI时钟或工作时钟两者之一的频率不是33M而是66M时，可 以用66M时4中直4如险测33M时4中，同时可以用33M时4f来一企测分频之后的66M 时钟，分频后的频率必须小于33M (如4分频之后的时钟)。
在上述的系统中若某一个时钟发生故障，则可以采取下述相应的措施
① 若工作时钟发生故障，PLD输出信号给单板的复位电路，复位电路的复 位控制模块输出复位信号使单板复位重启，同时PLD将输出时钟切换为CPCI时 钟，并将检测结果保存起来，通过查询或中断方式上"t艮给单板的CPU;
② 若CPCI时钟发生故障，PLD检测到时钟不切换，但是要将检测结果保 存起来，通过查询或中断方式上报给单板的CPU;
上述过程中当单板复位结束后，单板重启并恢复正常工作； 其中，时钟检测功能是很成熟的技术，可以用来^r测时钟的有无。以33M 的CPCI时钟检测作为接口板的33M工作时钟为例，说明如下
先将接口板的工作时钟进行二分频，然后用CPCI时钟来检测分频后的时
钟；
当接口板工作时钟正常时，用CPCI时钟的上升沿最多可以连续采样到两 个高电平或两个低电平；
当接口板工作时钟异常时，用CPCI时钟的上升沿可以连续采样到两个以 上的高电平或低电平；
若出现连续采样到两个以上的高电平或低电平的情况发生时，说明接口板 工作时钟发生了故障。
利用接口板本地的33M工作时钟来检测33M的CPCI时钟可以采用与上面相 同的方式。
当CPCI时钟和工作时钟的频率都是66M时，也可以采用类似于上述的方法 进行检测。
实施例二
对不使用CPCI总线的单板，且同时又保留CPCI时钟的情况，本实施例提 供另一种可以使电路简化的单板，具体如图6所示，
在该单板中，将系统时钟输入接口直接连接到单板的PLD的备用时钟输入 端，即将来自系统板输出的33M时钟信号(原作为CPCI时钟信号)，直接连接
到单板的PLD上的备用时钟输入端，以该时钟作为单板的备用时钟。其中所述 PLD内部的各模块的结构关系与实施例一 中的PLD相同。
这种结构的单板作为接口板时，与系统单板连接构成系统，可以利用系 统板的输出时钟对接口板的工作时钟进行备份和检测，保证了接口板工作时 钟出现故障时能迅速恢复且可以及时检测故障。
综上所述，本实用新型实施例提供的单板，当在CPCI系统中作为接口板使 用时，通过将系统板提供的CPCI时钟作为接口板的备用时钟，并以间接或直 接的方式连接到接口板的PLD的备用时钟输入端，当接口板的时钟故障后能够 切换到CPCI时钟，接口板重启后可以恢复正常；且可以使CPCI时钟和接口板 的工作时钟进行互相检测，当接口板发生故障后能够上报告警；该单板提高 了可用性，当单板本地的工作时钟发生故障后单板能够尽快恢复正常；提高 了可测试性，当单板本地的工作时钟或系统板时钟发生故障后能及时检测出 来；提高了系统的可靠性，在现有技术提供的主、备配置下的系统中，接口 板主、备用配置时，由于其中一块接口板的工作时钟发生故障而死机，另一 块接口板接管工作，但是在更换故障接口板之前则只有一块主用接口板在工 作。而本实用新型实施例的系统中可以及时冲全测故障^妄口寺反以^f更及时更换， 避免长时间主、备接口板之一发生故障后只有主用接口板、没有备用接口板 的问题。
以上所述，仅为本实用新型较佳的具体实施方式
，但本实用新型的保护 范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技 术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之 内。因此，本实用新型的保护范围应该以权利要求的保护范围为准。
权利要求1.一种具有时钟备份的单板，其特征在于，该单板包括主桥、工作时钟、可编程逻辑部件PLD、复位电路和系统时钟输入接口；所述工作时钟的输出端与可编程逻辑部件PLD的工作时钟输入端连接，所述可编程逻辑部件PLD输出端分别与复位电路及主桥连接；所述系统时钟输入接口与所述可编程逻辑部件PLD的备用时钟输入端连接。
2、 根据权利要求1所述的单板，其特征在于，所述单板还包括 驱动器和CPCI接口芯片；所述系统时钟输入接口通过驱动器分别与所述可编程逻辑部件PLD的备用时钟输入端和CPCI接口芯片连接。
3、 根据权利要求2所述的单板，其特征在于，所述系统时钟输入接口与 所述驱动器的输入端连接，所述驱动器的 一路输出端与所述可编程逻辑部件 PLD的备用时钟输入端连接，所述驱动器的另 一路输出端与CPCI接口芯片连 接。
4、 根据权利要求3所述的单板，其特征在于，所述驱动器的一路输出端 输出的时钟频率与所述工作时钟输出的时钟频率相同。
5、 根据权利要求3所述的单板，其特征在于，所述CPCI接口芯片与主桥 连接。
6、 根据权利要求2~5中任一项所述的单板，其特征在于，所述的驱动 器为零延时驱动器。
7、 根据权利要求1中所述的单板，其特征在于，所述系统时钟输入接口 与系统板系统时钟信号的输出端连接。
8、 根据权利要求1或2所述的单板，其特征在于，所述可编程逻辑器件 PLD包括工作时钟检测模块、备用时钟检测模块、时钟切换模块、中断上报模块 和复位控制模块；时钟切换模块、工作时钟检测模块、备用时钟检测模块皆与工作时钟、 备用时钟相连；工作时钟检测模块与备用时钟检测模块的输出端分别与中断上报模块连 接，中断上报模块上分别设有中断信号输出端和CPU接口信号输出端；工作时钟检测模块分别与时钟切换模块的时钟切换控制端和复位控制模 块连接；时钟切换模块上设有时钟信号输出端；复位控制模块上设有复位控制信 号输出端。
9、 冲艮据权利要求8所述的单板，其特征在于，所述时钟切换模块、工作 时钟检测模块及备用时钟检测模块皆与所述工作时钟连接。
10、 一种基于权利要求1至9中任一项所述单板的系统，其特征在于， 该系统包括至少一个系统单板和至少一个权利要求1至9中任一项所述的 单板，所述单板的系统时钟输入接口与所述系统单板的系统时钟信号输出端 连接。
专利摘要一种具有时钟备份的单板及系统。该单板包括主桥、工作时钟、可编程逻辑部件PLD、复位电路和系统时钟输入接口；所述工作时钟的输出端与可编程逻辑部件PLD的工作时钟输入端连接，所述可编程逻辑部件输出端分别与复位电路及主桥连接，主桥分别与CPU、存储器及PCI接口连接；所述系统时钟输入接口与所述可编程逻辑部件PLD的备用时钟输入端连接，用于连接系统板的系统时钟信号输出端。该单板引入系统单板的系统时钟作为备用时钟，当工作时钟发生故障可以通过备用时钟迅速恢复，提高了接口板的可用性、可靠性和可测试性。
文档编号G06F1/04GK201196776SQ20082010820
公开日2009年2月18日 申请日期2008年5月27日 优先权日2008年5月27日
发明者李延松 申请人:华为技术有限公司