使用单个外部连接在串行总线上配置多位从属寻址的制作方法

专利名称：使用单个外部连接在串行总线上配置多位从属寻址的制作方法
技术领域：
本发明涉及数字装置，且更明确地说，涉及针对耦合到串行总线的多个装置配置 多位寻址，其中所述多个装置中的每一者仅使用单个外部连接(引脚)来用于定义待针对 所述多个装置中的相应装置配置的多位地址。单个外部连接(引脚)中的任何一者或一者 以上可能在已经配置了所述多个装置的多位地址之后可重新用于其它目的。
背景技术：
传统上在I2C从属装置上使用硬件寻址来允许一个以上相同类型的装置(例如， 操作码或从属地址)耦合到同一lt总线。这通过实施被独立地偏置到电源或接地电压以 创建唯一从属地址的硬件(HW)地址引脚来实现。举例来说，三(3)个地址引脚允许多达八 (8)个相同类型的装置在耦合到I2C总线时具有唯一从属地址。 然而，当前技术的HW寻址所具有的问题是当两个以上装置需要唯一寻址时其使 用在装置的集成电路封装上的多个外部连接(引脚)。随着集成电路封装大小减小，外部连 接(引脚)的数目也减小，因此保持对多个装置的冊寻址功能的能力减弱或甚至消失。

发明内容
因此，需要一种通过使用在装置的集成电路封装上的单个外部连接(引脚)将多 位唯一地址编程到所述装置中的方式。此用于编程装置的唯一地址的外部连接(引脚)优 选地可为可重用的引脚，使得一旦已编程了唯一装置地址，所述可重用的外部连接(引脚) 便可用于另一操作和/或测试功能。 可经由单个外部连接(引脚)来编程用于多个装置的唯一地址，这通过针对需要 唯一地址的每一装置而结合串行数据总线的串行时钟(例如但不限于i2c总线串行时钟) 在单个外部引脚上使用多个不同模拟电压或电流值中的模拟电压或电流值来进行。例如但 不限于，可将八个不同模拟电压或电流值中的一者转换为其数字表示，例如用于所述装置 中的每一者的唯一三(3)位地址。在(例如但不限于)装置检测到串行时钟线(SCL)上的 八(8)个时钟之后，将所述唯一三位地址存储(锁存)在装置中。 一旦已将三位地址存储 (锁存)在装置中，便可将所述单个外部连接(引脚)用于另一目的(例如，多功能引脚)。 此三位地址可由装置保持，直到通电复位(POR)或一般复位条件发生为止。可使用且本文中预期具有多于或少于三位的其它地址长度和时钟数目。接着， 一旦P0R或一般复位条件 已清除，装置便再次如上文描述获得其唯一地址。 预期且在本发明的范围内，可将地址检测命令广播到装置，且在接收到此地址检 测广播命令后，可如上描述将单个外部连接(引脚)用于配置唯一装置地址。在如上描述 在串行数据总线上检测到特定数目的时钟后，可将从唯一地址电压或电流的数字表示中导 出的地址存储在装置中。在快闪ADC实施方案的情况下检测到时钟边缘时，且/或在地址 检测命令广播到耦合到串行数据总线的装置时，从唯一地址的数字表示导出的地址可存储 在装置中。 可用耦合于电压源与相应装置的单个外部连接(引脚)之间的唯一外部电阻值产 生所述多个不同模拟电压或电流值中的每一者。唯一外部电阻值可为经配置以提供所述多 个不同模拟电压或电流值中的与所要装置地址相关联的电压或电流值的一个或一个以上 电阻器。模/数转换器(ADC)(例如，快闪ADC)可为所述装置中的每一者的部分，且将电压 范围转换为其表示所要装置地址的数字表示。唯一外部电阻值可具有足够高的值以免不 利地影响多重功能的引脚的主要功能的操作。或者，唯一外部电阻可耦合在电源共同部分 (power su卯ly common)与相应装置的单个外部连接(引脚)之间，只要在相应装置的单个 外部连接(引脚)处形成唯一电压或电流值以便产生唯一地址便可。还预期且在本发明的 范围内，可使用来自电压源的任何模拟电压值来代替来自前述分压器的电压值。
—旦已编程了装置地址，便可关闭所述装置中的地址ADC和其它相关联的电路以 实现较低电力使用和/或引脚可重用性。因此，用于硬件寻址的专用引脚不再是必要的，且 编程装置地址的功能可复合(multiplex)到具有不同主要功能的引脚。对于具有ADC作为 其功能性的部分的装置，正常装置ADC可用以将电压范围转换到其表示所要装置地址的数 字表示。因此，仅需要将某种逻辑和模拟开关添加到现有混合信号(例如模拟和数字)装 置。 根据如本发明中描述的特定示例性实施例，一种适于耦合到串行数据总线且具有 用于将地址编程到装置中的单个外部多功能连接的装置包含串行接口和控制逻辑，所述 串行接口和控制逻辑具有耦合到外部串行数据总线连接的输入；内部电阻器，其具有第一 电阻值；模/数转换器(ADC);主要功能；开关，其具有耦合到单个外部连接的第一信号端 口 、耦合到所述内部电阻器的第二信号端口 、耦合到所述ADC的输入的第三信号端口 、耦合
到所述主要功能的第四信号端口以及耦合到所述串行接口和控制逻辑的控制端口 ；外部电 阻器，其具有第二电阻值，所述外部电阻器耦合到所述单个外部连接，其中所述第一与第二
电阻器的组合形成在地址定义操作中施加到所述ADC的输入的特定模拟值；地址寄存器， 其具有耦合到所述ADC的相应数字输出的数据输入以及耦合到所述串行接口和控制逻辑 的地址检测控制输入，其中在地址检测操作期间当所述串行接口和控制逻辑将地址检测信 号施加到所述地址存储控制输入时所述ADC的相应数字输出上的逻辑电平被存储在所述 地址寄存器中；其中所述串行接口和控制逻辑致使所述开关在正常操作期间将所述第一与 第四信号端口耦合在一起，且在所述地址定义操作期间将所述第一、第二与第三信号端口 耦合在一起；借此，所述ADC将所述特定模拟值转换为在所述地址检测操作期间存储在所 述地址寄存器中的多位数字地址；且此后，在正常操作期间所述串行接口和控制逻辑使所 述开关返回。
根据如本发明中描述的另一特定示例性实施例，一种适于耦合到串行数据总线且 具有用于将地址编程到所述装置中的单个外部多功能连接的装置包含串行接口和控制 逻辑，所述串行接口和控制逻辑具有耦合到外部串行数据总线连接的输入；模/数转换器 (ADC);主要功能；开关，其具有耦合到单个外部连接的第一信号端口、耦合到所述ADC的输 入的第二信号端口 、耦合到所述主要功能的第三信号端口以及耦合到所述串行接口和控制 逻辑的控制端口 ；第一和第二电阻器，其分别具有第一和第二电阻值，所述第一和第二电阻 器耦合到所述单个外部连接，其中所述第一与第二电阻器的组合形成在地址定义操作期间 施加到所述ADC的所述输入的特定模拟值；地址寄存器，其具有耦合到所述ADC的相应数字 输出的数据输入以及耦合到所述串行接口和控制逻辑的地址检测控制输入，其中在地址检 测操作期间当所述串行接口和控制逻辑将地址检测信号施加到所述地址检测控制输入时 所述ADC的所述相应数字输出上的逻辑电平被存储在所述地址寄存器中；其中所述串行接 口和控制逻辑致使所述开关在正常操作期间将所述第一与第三信号端口耦合在一起，且在 所述地址定义操作期间将所述第一与第二信号端口耦合在一起；借此，所述ADC将所述特 定模拟值转换为在所述地址检测操作期间存储在所述地址寄存器中的多位数字地址；且此 后，所述串行接口和控制逻辑将所述开关返回到正常操作。 根据如本发明中描述的又一特定示例性实施例，一种用于通过使用单个外部多功 能连接和串行数据总线来将多位数字地址编程到装置中的方法包含以下步骤提供外部串 行数据总线连接；提供串行接口和控制逻辑，所述串行接口和控制逻辑具有耦合到所述外 部串行数据总线连接的输入；提供开关，其具有耦合到所述串行接口和控制逻辑的控制输 入；提供单个外部连接，其耦合到所述开关；提供模/数转换器(ADC)，其耦合到所述开关； 提供地址寄存器，其耦合到所述ADC和所述串行接口和控制逻辑；提供主要功能，其耦合到 所述开关；提供第一和第二电阻器，其耦合到所述单个外部连接；在地址定义操作期间用 所述开关将所述单个外部连接和所述ADC耦合在一起；用所述第一和第二电阻器形成特定 模拟值；用所述ADC将所述特定模拟值转换为多位数字地址；在地址检测操作期间将所述 多位数字地址存储在所述地址寄存器中；以及在正常操作期间将所述单个外部连接耦合到 所述主要功能。 根据如本发明中描述的再一特定示例性实施例，一种用于通过使用单个外部多功 能连接和串行数据总线来将多位数字地址编程到装置中的方法包含以下步骤提供外部串 行数据总线连接；提供串行接口和控制逻辑，所述串行接口和控制逻辑具有耦合到所述外 部串行数据总线连接的输入；提供开关，其具有耦合到所述串行接口和控制逻辑的控制输 入；提供单个外部连接，其耦合到所述开关；提供模/数转换器(ADC)，其耦合到所述开关； 提供地址寄存器，其耦合到所述ADC和所述串行接口和控制逻辑；提供主要功能，其耦合到 所述开关；提供第一和第二外部电阻器，其耦合到所述单个外部连接；在地址定义操作期 间用所述开关将所述单个外部连接和所述ADC耦合在一起；用所述第一和第二外部电阻器 形成特定模拟值；用所述ADC将所述特定模拟值转换为多位数字地址；在地址检测操作期 间将所述多位数字地址存储在所述地址寄存器中；以及在正常操作期间将所述单个外部连 接耦合到所述主要功能。 根据如本发明中描述的另一特定示例性实施例，一种适于耦合到串行数据总线且 具有用于将地址编程到所述装置中的单个外部多功能连接的装置包含串行接口和控制逻辑，所述串行接口和控制逻辑具有耦合到外部串行数据总线连接的输入；模/数转换器 (ADC);主要功能；开关，其具有耦合到单个外部连接的第一信号端口、耦合到所述ADC的输 入的第二信号端口 、耦合到所述主要功能的第三信号端口以及耦合到所述串行接口和控制 逻辑的控制端口 ；所述单个外部连接，其耦合到在地址定义操作期间施加到所述ADC的所 述输入的特定模拟值；地址寄存器，其具有耦合到所述ADC的相应数字输出的数据输入以 及耦合到所述串行接口和控制逻辑的地址检测控制输入，其中在地址检测操作期间当所述 串行接口和控制逻辑将地址检测信号施加到所述地址检测控制输入时所述ADC的所述相 应数字输出上的逻辑电平被存储在所述地址寄存器中；其中所述串行接口和控制逻辑致使 所述开关在正常操作期间将所述第一与第三信号端口耦合在一起，且在所述地址定义操作 期间将所述第一与第二信号端口耦合在一起；借此，所述ADC将所述特定模拟值转换为在 所述地址检测操作期间存储在所述地址寄存器中的多位数字地址；且此后，所述串行接口 和控制逻辑将所述开关返回到正常操作。


可通过结合附图参看以下描述来获取对本发明的较完整理解，在附图中 图1说明根据本发明的特定示例性实施例的具有用于结合串行数据总线配置多
位地址的单个外部连接的集成电路装置的示意性框图； 图2说明根据本发明的另一特定示例性实施例的具有用于结合串行数据总线配 置多位地址的单个外部连接的集成电路装置的示意性框图； 图3说明可与图l和2所示的装置一起使用的快闪模/数转换器(ADC)的示意图； 以及 图4说明根据本发明教示的针对不同电源电压的参考电压和地址电压范围以及 相应的快闪ADC输出和三位二进制地址的表。 尽管本发明容易做出各种修改和替代形式，但已在附图中展示且在本文中详细描 述了其特定示例性实施例。然而，应了解，本文中对特定示例性实施例的描述不希望将本发 明限于本文中所揭示的特定形式，而是相反地，本发明应涵盖如所附权利要求书所定义的 所有修改和等效物。
具体实施例方式
现在参看附图，示意性说明特定示例性实施例的细节。附图中的相同元件将由相 同数字表示，且相似元件将由具有不同小写字母后缀的相同数字表示。 参看图l，描绘根据本发明的特定示例性实施例的具有用于结合串行数据总线配 置多位地址的单个外部连接的集成电路装置的示意性框图。集成电路装置(大体上由标号 100表示)可包含模拟开关106、模/数转换器(ADC)110、地址寄存器112、串行接口和控制 逻辑114、内部电阻器116和主要功能104。另外，通电复位(P0R)108和/或节电检测器 (brownout detector)(未图示)可与前述元件一起并入，且可制造于集成电路裸片102上 并耦合到外部电压端子132。 结合内部电阻器116来使用外部电阻器118以用于定义被转换为所要装置地址并 存储在地址寄存器112中的特定电压，如下文中更全面论述。在装置100启动、通电复位和/或串行总线命令期间，串行接口和控制逻辑114将致使开关106将单个外部连接120耦合 到内部电阻器116和ADC 110的输入。开关106还可将主要功能104从单个外部连接120 去耦。 外部电阻器118(Ra)耦合在单个外部连接120与电压源Vext之间，所述电压源 Vext可例如等于电源Vdd或电压参考Vref 。当开关106将单个外部连接120耦合到内部 电阻器116(Rb)时，形成简单的分压器电路，其向ADC IIO的输入施加模拟电压值。此模拟 电压值可根据以下公式使用欧姆法则来确定
Vin = Vext氺Rb/(Ra+Rb)。 其中，Vin为ADC 110的输入处的电压。见图4以获得在不同电压值Vext下的各 种电压值Vin。在替代方案中，预期且在本发明的范围内，内部电阻器116(Rb)可耦合到电 压源Vext，且外部电阻器118(Ra)可耦合在电源共同部分与单个外部连接120之间，以便 在ADC 110的输入处产生唯一模拟电压值。ADC电压参考输入(Vref)耦合到电压源参考 140 (VRefADC) 。 ADC 110的输入处的Vin/Vref比率确定ADC 110的输出码且等于
Vext/VRef ADORb/ (Ra+Rb)。 如果在装置102中Rb是固定的，那么地址由Ra确定。也使用大致等于Vext的已 知且稳定的电压源参考140 (VRefADC)(例如，如果其均等于Vdd或电压源Vref)允许从以 上等式中移除(忽略)所有电压，使得如果内部Rb具有固定的已知电阻值，那么地址仅由 Ra值确定。Ra与Rb的任何组合和连接可用于创建Vin，且本文中出于所有目的而预期。
Vin由ADC 110转换为数字表示且接着编码为(例如但不限于)三位二进制地址。 所编码的三位二进制地址可接着锁存(存储)在地址寄存器112中，例如作为A2、 Al、 A0。 来自串行接口和控制逻辑114的输出可用以控制地址寄存器112中的锁存。因此，单个外 部电阻器118可连接到单个外部连接120且用以编程耦合到其的装置100的唯一地址。单 个外部电阻器118的不同电阻值可用以定义表示所要装置地址的不同模拟电压(见图4中 的表)。可使用且在本文中预期具有多于或少于三个位的其它地址长度和时钟数目。
串行接口和控制逻辑114可如下操作(A)在通电复位(P0R)事件和/或节电事 件时，P0R 108可致使串行接口和控制逻辑114致使开关106将外部电阻器118(其连接到 外部连接120)连接到内部电阻器116和ADC IIO的输入，其中ADC 110将其输入处的所得 模拟电压转换为其数字表示且将数字表示编码为三位二进制地址。当串行接口和控制逻辑 114在串行数据总线时钟外部连接124处接收到特定数目的时钟(例如，八个时钟)时，串 行接口和控制逻辑114致使地址寄存器112锁存(存储)三位二进制地址。
在如上文描述在串行数据总线上检测到特定数目的时钟时，可将从唯一地址电压 或电流的数字表示中导出的地址存储在装置中。在快闪ADC实施方案的情况下检测到时钟 边缘时，且/或在地址检测命令广播到耦合到串行数据总线的装置时，可将从唯一地址的 数字表示中导出的地址存储在装置中。 —旦将新的三位二进制地址锁存到地址寄存器112中，串行接口和控制逻辑114 便可致使开关106回到正常使用配置，例如，主要功能104耦合到单个外部连接10。外部 触点、传感器或控制件128可耦合到单个外部连接120，且可进而耦合到主要功能104。由 于外部电阻器118可为高值电阻，故其对外部触点、传感器或控制件128的操作的影响可最 小。处于正常使用配置中的开关106可将内部电阻器116和ADC 110的输入从单个外部连接120断开以进一步减少所使用的电力。还预期且在本发明的范围内，ADC IIO可在装置 100的正常操作中用作标准ADC，且其输入可耦合到模拟信号且其输出可耦合到另一内部 逻辑寄存器(未图示)。开关106还可将电阻器118(Ra)打折扣(discount)，使得大致没 有电流流过其中以在电力使用上实现进一步节省。 本文中还预期，串行接口和控制逻辑114可如下操作(B)在耦合到串行数据总线 时钟外部连接124的串行总线126上接收到"检测地址"广播命令时，串行接口和控制逻辑 114可致使开关106将内部电阻器116和ADC 110的输入耦合到单个外部连接120，如上文 描述。所得模拟电压接着被转换/编码为三位二进制地址，如上文描述。在接收到特定数 目的时钟(如上文描述)和/或在串行总线126上接收到"锁存地址"广播命令后，将三位 二进制地址锁存到地址寄存器112中。此后，开关106可切换回到正常配置，如上文描述。
数字处理器130可耦合到串行数据总线126。串行数据总线126可为数字电路领 域的技术人员已知的任何类型的串行数据总线，例如但不限于集成电路间(i2c)总线、串行 外围接口 (SPI)总线、单个连接输入-输出(SCIO)总线等。装置IOO可为在串行数据总线 上正常寻址的任何类型的外围装置。数字处理器130可为(例如但不限于)微处理器、微 控制器、数字信号处理器、专用集成电路(ASIC)、可编程逻辑阵列(PLA)等。
参看图2，描绘根据本发明的另一特定示例性实施例的具有用于结合串行数据总 线配置多位地址的单个外部连接的集成电路装置的示意性框图。集成电路装置(大体上由 标号100a表示)可使用外部电阻器116a(Rb)来代替图1中所展示的内部电阻器116。另 外，装置100a的操作和功能大致类似于图1所展示且如上文描述的装置100的操作和功 能。 参看图3，描绘可与图1和2所示的装置一起使用的快闪模/数转换器(ADC)的示 意图。ADC 110可包含多个电压比较器342、电阻梯形网络(其包含多个电阻器344)，和7 线到3位编码器340。开关346(例如，场效应晶体管)可用以当不处于地址配置模式下时 断开多个电阻器344和内部电阻器116以便减少装置100的电力消耗。通常对于快闪ADC 实施方案，在检测到时钟边缘时，在地址检测命令广播到耦合到串行数据总线的装置时可 将从唯一地址的数字表示中导出的地址存储在所述装置中。 参看图4，描绘根据本发明教示的针对不同电源电压的参考电压和地址电压范围 以及相应的快闪ADC输出和三位二进制地址的表。展示三个表， 一个表针对于Vdd = 5. 0 伏，另一个表针对于Vdd二3. 3伏，且又一个表针对于Vdd二 1.8伏。在标题为"Vin"的列 中展示了多个电压比较器342a到342g的相应负(-)输出处的参考电压。在标题为"快闪 ADC输出"的列中描绘多个电压比较器342a到342g的相应输出，且其对应于标题为"地址 电压范围"的列中所指示的电压范围。多个电压比较器342a到342g的输出经布置以产生 应用到7线到3位编码器340 (图3)的"温度计(thermometer)"型译码，所述编码器340 将来自多个电压比较器342的温度计译码转换为三位二进制地址(例如，A2、 A1、A0)。只 要到达ADC 110的输入的电压大致在图4所示的任何一个地址地压范围内，相应的三位二 进制地址便将在完成特定数目的时钟脉冲或串行数据总线"锁存地址"命令(通常是在特 定数目的时钟之后的一个时钟脉冲)后被适当编码。 尽管已参照本发明的示例性实施例描绘、描述并定义了本发明的实施例，但所述 参考并不暗示对本发明的限制，且不应推断任何此类限制。如受益于本发明的所属领域的技术人员将发现，所揭示的标的物能够在形式和功能上有大量修改、更改和等效物。本发明 的所描绘并描述的实施例仅仅是示例性的，而并不是要穷尽本发明的保护范围。
权利要求
一种装置，其适于耦合到串行数据总线且具有用于将地址编程到所述装置中的单个外部多功能连接，所述装置包含串行接口和控制逻辑，所述串行接口和控制逻辑具有耦合到外部串行数据总线连接的输入；内部电阻器，其具有第一电阻值；模/数转换器(ADC)；主要功能；开关，其具有耦合到单个外部连接的第一信号端口、耦合到所述内部电阻器的第二信号端口、耦合到所述ADC的输入的第三信号端口、耦合到所述主要功能的第四信号端口以及耦合到所述串行接口和控制逻辑的控制端口；外部电阻器，其具有第二电阻值，所述外部电阻器耦合到所述单个外部连接，其中所述第一与第二电阻器的组合形成在地址定义操作期间施加到所述ADC的所述输入的特定模拟值；地址寄存器，其具有耦合到所述ADC的相应数字输出的数据输入以及耦合到所述串行接口和控制逻辑的地址检测控制输入，其中在地址检测操作期间当所述串行接口和控制逻辑将地址检测信号施加到所述地址检测控制输入时所述ADC的所述相应数字输出上的逻辑电平被存储在所述地址寄存器中；其中所述串行接口和控制逻辑致使所述开关在正常操作期间将所述第一与第四信号端口耦合在一起，且在所述地址定义操作期间将所述第一、第二与第三信号端口耦合在一起；借此，所述ADC将所述特定模拟值转换为在所述地址检测操作期间存储在所述地址寄存器中的多位数字地址；且此后，在所述正常操作期间所述串行接口和控制逻辑使所述开关返回。
2. 根据权利要求1所述的装置，其进一步包含耦合到所述串行接口和控制逻辑的通电 复位(P0R)电路，其中当由所述P0R电路检测到P0R事件时，所述串行接口和控制逻辑进入所述地址定义操作，且当由所述串行接口和控制逻辑在所述外部串行数据总线连接上检测到特定数目的时 钟时，所述串行接口和控制逻辑进入所述地址检测操作且此后返回到所述正常操作。
3. 根据权利要求2所述的装置，其中所述特定数目的时钟包含八个时钟。
4. 根据权利要求1所述的装置，其中当由所述串行接口和控制逻辑在所述外部串行数据总线上检测到地址检测命令时， 所述串行接口和控制逻辑进入所述地址定义操作，且当由所述串行接口和控制逻辑在所述外部串行数据总线连接上检测到特定数目的时 钟时，所述串行接口和控制逻辑进入所述地址检测操作且此后返回到所述正常操作。
5. 根据权利要求4所述的装置，其中所述特定数目的时钟包含八个时钟。
6. 根据权利要求1所述的装置，其中当由所述串行接口和控制逻辑在所述外部串行数据总线上检测到地址检测命令时， 所述串行接口和控制逻辑进入所述地址定义操作，且当由所述串行接口和控制逻辑在所述外部串行数据总线连接上检测到锁存地址命令 时，所述串行接口和控制逻辑进入所述地址检测操作且此后返回到所述正常操作。
7. 根据权利要求1所述的装置，其中所述ADC为快闪ADC。
8. 根据权利要求7所述的装置，其中所述特定数目的时钟包含单个时钟边缘。
9. 根据权利要求l所述的装置，其中所述内部电阻器耦合到电源共同部分，且所述外 部电阻器耦合到电源电压。
10. 根据权利要求1所述的装置，其中所述内部电阻器耦合到电压参考共同部分且所 述外部电阻器耦合到来自所述电压参考的参考电压。
11. 根据权利要求1所述的装置，其中所述内部电阻器耦合到电源电压且所述外部电 阻器耦合到电源共同部分。
12. 根据权利要求l所述的装置，其中所述内部电阻器耦合到来自电压参考的参考电 压且所述外部电阻器耦合到所述电压参考的共同部分。
13. 根据权利要求1所述的装置，其中所述外部串行数据总线连接耦合到数字处理器。
14. 根据权利要求13所述的装置，其中所述数字处理器选自由微处理器、微控制器、数 字信号处理器、专用集成电路(ASIC)和可编程逻辑阵列(PLA)组成的群组。
15. 根据权利要求1所述的装置，其中所述外部串行数据总线连接耦合到选自由集成 电路间(I2C)总线、串行外围接口 (SPI)总线和单个连接输入-输出(SCIO)总线组成的群 组的串行数据总线。
16. 根据权利要求1所述的装置，其进一步包含用于在处于所述正常操作时减少所述 ADC和内部电阻器的电力使用的电路。
17. 根据权利要求1所述的装置，其中所述串行接口和控制逻辑、所述内部电阻器、所 述ADC、所述主要功能、所述开关和所述地址寄存器制作于集成电路裸片上。
18. 根据权利要求17所述的装置，其中集成电路裸片被封闭在低引脚数的集成电路封 装中。
19. 一种装置，其适于耦合到串行数据总线且具有用于将地址编程到所述装置中的单 个外部多功能连接，所述装置包含串行接口和控制逻辑，所述串行接口和控制逻辑具有耦合到外部串行数据总线连接的 输入；模/数转换器(ADC); 主要功能；开关，其具有耦合到单个外部连接的第一信号端口 、耦合到所述ADC的输入的第二信 号端口 、耦合到所述主要功能的第三信号端口以及耦合到所述串行接口和控制逻辑的控制 端口 ；第一和第二电阻器，其分别具有第一和第二电阻值，所述第一和第二电阻器耦合到所 述单个外部连接，其中所述第一与第二电阻器的组合形成在地址定义操作期间施加到所述 ADC的所述输入的特定模拟值；地址寄存器，其具有耦合到所述ADC的相应数字输出的数据输入以及耦合到所述串行 接口和控制逻辑的地址检测控制输入，其中在地址检测操作期间当所述串行接口和控制逻 辑将地址检测信号施加到所述地址检测控制输入时所述ADC的所述相应数字输出上的逻辑电平被存储在所述地址寄存器中；其中所述串行接口和控制逻辑致使所述开关在正常操作期间将所述第一与第三信号 端口耦合在一起，且在所述地址定义操作期间将所述第一与第二信号端口耦合在一起；借此，所述ADC将所述特定模拟值转换为在所述地址检测操作期间存储在所述地址寄 存器中的多位数字地址；且此后，所述串行接口和控制逻辑将所述开关返回到正常操作。
20. 根据权利要求19所述的装置，其进一步包含耦合到所述串行接口和控制逻辑的通 电复位(P0R)电路，其中当由所述P0R电路检测到POR事件时，所述串行接口和控制逻辑进入所述地址定义操作，且当由所述串行接口和控制逻辑在所述外部串行数据总线连接上检测到特定数目的时 钟时，所述串行接口和控制逻辑进入所述地址检测操作且此后返回到所述正常操作。
21. 根据权利要求20所述的装置，其中所述特定数目的时钟包含八个时钟。
22. 根据权利要求19所述的装置，其中当由所述串行接口和控制逻辑在所述外部串行数据总线上检测到地址检测命令时， 所述串行接口和控制逻辑进入所述地址定义操作，且当由所述串行接口和控制逻辑在所述外部串行数据总线连接上检测到特定数目的时 钟时，所述串行接口和控制逻辑进入所述地址检测操作且此后返回到所述正常操作。
23. 根据权利要求22所述的装置，其中所述特定数目的时钟包含八个时钟。
24. 根据权利要求19所述的装置，其中当由所述串行接口和控制逻辑在所述外部串行数据总线上检测到地址检测命令时， 所述串行接口和控制逻辑进入所述地址定义操作，且当由所述串行接口和控制逻辑在所述外部串行数据总线连接上检测到锁存地址命令 时，所述串行接口和控制逻辑进入所述地址检测操作且此后返回到所述正常操作。
25. 根据权利要求19所述的装置，其中所述ADC为快闪ADC。
26. 根据权利要求19所述的装置，其中所述第一电阻器耦合到电源共同部分，且所述 第二电阻器耦合到电源电压。
27. 根据权利要求19所述的装置，其中所述外部串行数据总线连接耦合到数字处理器。
28. 根据权利要求27所述的装置，其中所述数字处理器选自由微处理器、微控制器、数 字信号处理器、专用集成电路(ASIC)和可编程逻辑阵列(PLA)组成的群组。
29. 根据权利要求19所述的装置，其中所述外部串行数据总线连接耦合到选自由集成 电路间(I2C)总线、串行外围接口 (SPI)总线、通用串行总线(USB)和单个连接输入-输出 (SCIO)总线组成的群组的串行数据总线。
30. 根据权利要求19所述的装置，其进一步包含用于在处于所述正常操作时减少所述 ADC和内部电阻器的电力使用的电路。
31. 根据权利要求19所述的装置，其中所述串行接口和控制逻辑、所述内部电阻器、所 述ADC、所述主要功能、所述开关和所述地址寄存器制作于集成电路裸片上。
32. 根据权利要求31所述的装置，其中集成电路裸片被封闭在低引脚数的集成电路封装中。
33. —种装置，其适于耦合到串行数据总线且具有用于将地址编程到所述装置中的单 个外部多功能连接，所述装置包含串行接口和控制逻辑，所述串行接口和控制逻辑具有耦合到外部串行数据总线连接的 输入；模/数转换器(ADC); 主要功能；开关，其具有耦合到单个外部连接的第一信号端口 、耦合到所述ADC的输入的第二信 号端口 、耦合到所述主要功能的第三信号端口以及耦合到所述串行接口和控制逻辑的控制 端口 ；所述单个外部连接，其耦合到在地址定义操作期间施加到所述ADC的所述输入的特定 模拟值； 地址寄存器，其具有耦合到所述ADC的相应数字输出的数据输入以及耦合到所述串行 接口和控制逻辑的地址检测控制输入，其中在地址检测操作期间当所述串行接口和控制逻 辑将地址检测信号施加到所述地址检测控制输入时所述ADC的所述相应数字输出上的逻 辑电平被存储在所述地址寄存器中；其中所述串行接口和控制逻辑致使所述开关在正常操作期间将所述第一与第三信号 端口耦合在一起，且在所述地址定义操作期间将所述第一与第二信号端口耦合在一起；借此，所述ADC将所述特定模拟值转换为在所述地址检测操作期间存储在所述地址寄 存器中的多位数字地址；且此后，所述串行接口和控制逻辑将所述开关返回到正常操作。
34. 根据权利要求33所述的装置，其中所述特定模拟值为电压值。
35. 根据权利要求33所述的装置，其中所述特定模拟值为电流值。
36. —种用于通过使用单个外部多功能连接和串行数据总线将多位数字地址编程到装 置中的方法，所述方法包含以下步骤提供外部串行数据总线连接；提供具有耦合到所述外部串行数据总线连接的输入的串行接口和控制逻辑； 提供具有耦合到所述串行接口和控制逻辑的控制输入的开关； 提供耦合到所述开关的单个外部连接； 提供耦合到所述开关的模/数转换器(ADC); 提供耦合到所述ADC和所述串行接口和控制逻辑的地址寄存器； 提供耦合到所述开关的主要功能； 提供耦合到所述单个外部连接的第一和第二电阻器；在地址定义操作期间用所述开关将所述单个外部连接和所述ADC耦合在一起； 用所述第一和第二电阻器形成特定模拟值； 用所述ADC将所述特定模拟值转换为多位数字地址；在地址检测操作期间将所述多位数字地址存储在所述地址寄存器中；以及 在正常操作期间将所述单个外部连接耦合到所述主要功能。
37. 根据权利要求36所述的方法，其进一步包含以下步骤当检测到通电复位时进入所述地址定义操作；在检测到已在所述外部串行数据总线连接上发生特定数目的时钟时进入所述地址检 测操作；以及在所述在所述地址检测操作期间将所述多位数字地址存储在所述地址寄存器中的步 骤之后进入所述正常操作。
38. 根据权利要求36所述的方法，其进一步包含以下步骤当在所述外部串行数据总线连接上检测到地址检测命令时进入所述地址定义操作； 当检测到所述外部串行数据总线连接上的特定数目的时钟时进入所述地址检测操作；以及在已完成所述地址检测操作之后进入所述正常操作。
39. 根据权利要求36所述的方法，其进一步包含以下步骤当在所述外部串行数据总线连接上检测到地址检测命令时进入所述地址定义操作； 当在所述外部串行数据总线连接上检测到锁存地址命令时进入所述地址检测操作；以及在已完成所述地址检测操作之后进入所述正常操作。
40. 根据权利要求36所述的方法，其进一步包含在所述正常操作期间移除去往所述 ADC和所述内部电阻器的电力的步骤。
41. 一种用于通过使用单个外部多功能连接和串行数据总线来将多位数字地址编程到 装置中的方法，所述方法包含以下步骤提供外部串行数据总线连接；提供具有耦合到所述外部串行数据总线连接的输入的串行接口和控制逻辑； 提供具有耦合到所述串行接口和控制逻辑的控制输入的开关； 提供耦合到所述开关的单个外部连接； 提供耦合到所述开关的模/数转换器(ADC); 提供耦合到所述ADC和所述串行接口和控制逻辑的地址寄存器； 提供耦合到所述开关的主要功能；提供耦合到所述单个外部连接的第一和第二外部电阻器；在地址定义操作期间用所述开关将所述单个外部连接和所述ADC耦合在一起； 用所述第一和第二外部电阻器形成特定模拟值； 用所述ADC将所述特定模拟值转换为多位数字地址；在地址检测操作期间将所述多位数字地址存储在所述地址寄存器中；以及 在正常操作期间将所述单个外部连接耦合到所述主要功能。
42. 根据权利要求41所述的方法，其进一步包含以下步骤 当检测到通电复位时进入所述地址定义操作；在检测到已在所述外部串行数据总线连接上发生特定数目的时钟时进入所述地址检 测操作；以及在所述在所述地址检测操作期间将所述多位数字地址存储在所述地址寄存器中的步 骤之后进入所述正常操作。
43. 根据权利要求41所述的方法，其进一步包含以下步骤当在所述外部串行数据总线连接上检测到地址检测命令时进入所述地址定义操作； 当检测到所述外部串行数据总线连接上的特定数目的时钟时进入所述地址检测操作；以及在已完成所述地址检测操作之后进入所述正常操作。
44. 根据权利要求41所述的方法，其进一步包含以下步骤当在所述外部串行数据总线连接上检测到地址检测命令时进入所述地址定义操作； 当在所述外部串行数据总线连接上检测到锁存地址命令时进入所述地址检测操作；以及在已完成所述地址检测操作之后进入所述正常操作。
45. 根据权利要求41所述的方法，其进一步包含在所述正常操作期间移除去往所述 ADC的电力的步骤。
全文摘要
可经由每一装置上的单个外部连接(引脚)通过针对需要唯一二进制地址的每一装置结合串行数据总线的串行时钟在所述单个外部引脚上使用多个不同模拟电压或电流值中的一者对用于多个装置的唯一地址进行编程。在所述串行数据总线上检测到特定数目的时钟之后将所述唯一二进制地址存储在所述装置中。一旦已将所述唯一二进制地址存储在所述装置中，便可将所述单个外部连接用于另一目的(例如多功能外部连接)。此唯一二进制地址可由装置保持，直到通电复位(POR)或一般复位条件发生为止。所述串行总线上的地址检测和地址加载命令也可执行相同的地址定义和存储功能。
文档编号G06F13/42GK101765836SQ200880100762
公开日2010年6月30日 申请日期2008年7月25日 优先权日2007年7月27日
发明者加布里埃莱·贝利尼, 帕特里克·K·理查兹, 文森特·奎奎姆普瓦 申请人:密克罗奇普技术公司