专利名称：高速串行总线中消除抖动的方法
技术领域：
本发明涉及数字通信领域，特别是一种高速串行总线中消除抖动的方法，
可在如IIC/I2C (Inter Integrated Circuit)总线、SPI (Serial Peripheral
Interface)总线等高速串行总线中应用。
背景技术：
在数字通信领域，串行总线由于数据线较少，应用广泛。随着串行总线 传输速率和传输距离的增加，数据链路的干扰增大，导致传输过程中抖动信 号的增多，降低了传输的有效性。
以IIC总线为例，IIC总线是一种由PHILIPS公司开发的两线式串行总线，
用于连接微控制器及其外围设备。nc总线产生于在80年代，最初为音频和 视频设备开发，如今主要在服务器管理中使用，其中包括单个组件状态的通信。
nc总线是由数据线SDA和时钟SCL构成的串行总线，可发送和接收数据。 在CPU与被控IC之间、IC与IC之间进行双向传送，最高传送速率lOOkbps。
其最主要优点是其简单性和有效性。由于接口直接在组件之上，因此nc总 线占用的空间非常小，减少了电路板的空间和芯片管脚的数量，p争低了互联 成本。目前有很多半导体集成电路上都集成了 nc接口。带有nc接口的单
片机有:CYGNAL的C8051F0XX系列，PHILIPSP87LPC7XX系列，MICROCHIP 的PIC16C6XX系列等。很多外围器件如存储器、监控芯片等也提供I IC接口 。 正是由于其结构简单，只有SDA，SCL两根数据线完成所有控制读写的数 据传输，SDA,SCL凄t据线的正确性和稳定性就要求相当的高。而传统的IIC 总线中缺少类似的抖动消除功能，而采用超时不响应重发的机制，影响了数
据传输的速率及有效性，这无疑成了 nc总线广泛应用的瓶颈。
同样在其他高速串行总线传输中，由于传输距离的增加，干扰增多，数 据传输过程中抖动得不到很好的消除，导致传输正确率大大降低。
发明内容
本发明提出 一种高速串行总线中消除抖动的方法，该方法通过在高速串 行总线中增加一个抖动消除电路，降低了数据传输误码率，提高传输正确率。
本发明方法是这样实现的高速串行总线中消除抖动的方法，其特征是 在传统的高速串行总线中增加一个抖动消除电路，该电路包括一个采样时钟信号、4个D型触发器、2个与门(1个三输入与门及1个二输入与门)和2 个或门(1个三输入或门及1个二输入或门)构成的組合逻辑电路；串行总 线数据输入到抖动消除电路后，第一、第二、第三3个级联的D型触发器通 过采样时钟信号，对输入的总线信号进行3次采样，采样结果分别为D1、 D2 和D3，然后通过后续组合逻辑电路进行判断，如果D1、 D2和D3相同，说明 总线数据稳定，为有效信号，则总线数据通过第四D型触发器传输到下一级 电路；如果D1、 D2和D3三者出现不一致，说明传输出现不稳定，判定数据 为抖动，不予传输到下一级电路，输出保持原值，总线上的抖动信号不传输 到下一级电路，以提高数据传输正确率。 上述抖动消除电路的具体连接关系是
第一、第二、第三D型触发器级联，即第一D型触发器的输出作为第二 D型触发器的输入，第二D型触发器的输出作为第三D型触发器的输入；串 行总线信号输入至第一 D型触发器的输入端，三个时钟采样周期后(3次采 样后)得到第一至第三3个D型触发器的输出Dl、 D2和D3;第一与门和第 一或门的输入均分别是第一至第三3个D型触发器的输出Dl、 D2和D3;第 二与门的输入为第一或门和第四D型触发器的输出；第二或门的输入分别为 第一与门和第二与门的输出；第四D型触发器的输入为第二或门的输出；整 个抖动消除电路的输出为第四D型触发器的输出。
本发明的优点及显著效果(1)在不改变原有串行总线结构的J^出上， 增加抖动消除电路，其移植性好；(2)由于增加了抖动消除电路，有效去除 总线传输过程中的抖动影响，提高数据传输正确率；U)本抖动消除电路结 构简单，元件通用，仅仅增加4个D型触发器和1对与门、l对或门即可完 成全部功能，硬件成本增加极少。
图1是IIC总线典型的信号连接示意图； 图2是抖动消除电路原理图； 图3是抖动消除电路功能列表图。
具体实施例方式
首先以IIC总线应用为例阐述本发明方法的原理
IIC总线由数据线SDA和时钟SCL构成的串行总线，可发送和接收数据。 在CPU与被控IC之间、IC与IC之间进行双向传送，最高传送速率100kbps。 IIC总线典型的信号连接示意图如图1。具有IIC总线的器件其SDA和SCL 信号线都必须要加上拉电阻Rp (Pill-Up Resistor)。上拉电阻一般取值
43 10KD。
nc总线运用主/从双向通讯。器件发送数据到总线上，则定义为发送器， 器件接收数据则定义为接收器。主器件和从器件都可以工作于接收和发送状
态。总线必须由主器件(通常为微控制器)控制，主器件产生串行时钟(SCL) 控制总线的传输方向，并产生起始和停止条件。SDA线上的数据状态仅在SCL 为低电平的期间才能改变，SCL为高电平的期间，SDA状态的改变被用来表 示起始和停止条件。
本发明方法的抖动消除电路框图如图2所示。
该抖动消除电路一共包括了 4个D型触发器，1个三输入与门1, 1个三 输入或门2、 1个两输入与门3和1个两输入或门4。通过采样判断，消除抖 动。
该抖动消除电路的工作原理是，数据总线(如IIC的SDA线、SCL线) 输入到抖动消除电路，时钟采样信号通过3个D型触发器进行3次采样，釆 样结果为Dl、 D2和D3,通过后续组合逻辑电路进行判断，如果Dl、 D2和 D3相同，那么说明SDA数据稳定，为有效信号，数据通过第4个D型触发器， 传输到下一级电路D4;如果D1、 D2和D3三者出现不一致，说明传输出现不 稳定现象，判定数据为抖动，不予传输到下一级电路，输出D4保持原值， 保证SDA抖动信号不传输到下一级电路，影响数据传输正确率。写出电路的 逻辑表达式，D1D2D3+(D1+D2+D3)D4=D4,电路的功能列表如图3所示。
数据总线上的SDA线和SCL线采用一致的抖动消除电路，这样不但可保 证SDA线和SCL线传输正确率的提高，而且同时保证了 SDA、 SCL两者时序 上不会出现偏差。
因此，本发明提出的方法能有效地提高IIC总线数据传输的正确率，并 且由于电路结构筒单，使得硬件消耗增加极少。
本发明不仅可应用至IIC总线中，而且在其他高速串行总线如SPI总线 等，均可在不改变其原有总线结构的条件下，加以应用，通用性强。
权利要求
1、高速串行总线中消除抖动的方法，其特征是在传统的高速串行总线中增加一个抖动消除电路，该电路包括一个采样时钟信号、4个D型触发器以及2个与门和2个或门构成的组合逻辑电路；串行总线数据输入到抖动消除电路后，第一、第二、第三3个级联的D型触发器通过采样时钟信号对输入的总线信号进行3次采样，采样结果分别为D1、D2和D3，然后通过后续组合逻辑电路进行判断，如果D1、D2和D3相同，说明总线数据稳定，为有效信号，则总线数据通过第四D型触发器传输到下一级电路；如果D1、D2和D3三者出现不一致，说明传输出现不稳定，判定数据为抖动，不予传输到下一级电路，输出保持原值，总线上的抖动信号不传输到下一级电路，以提高数据传输正确率。
2、 根据权利要求1所述的高速串行总线中消除抖动的方法，其特征是 第一、第二、第三D型触发器级联，即第一D型触发器的输出作为第二D型 触发器的输入，第二D型触发器的输出作为第三D型触发器的输入；串行总 线信号输入至第一 D型触发器的输入端，3次采样后得到第一至第三3个D 型触发器的输出D1、 D2和D3;第一与门和第一或门的三个输入均分别是第 一至第三3个D型触发器的输出Dl、 D2和D3;第二与门的两个输入为第一 或门和第四D型触发器的输出；第二或门的两个输入分别为第 一与门和第二 与门的输出；第四D型触发器的输入为第二或门的输出；整个抖动消除电路 的输出为第四D型触发器的输出。
全文摘要
本发明提出高速串行总线中消除抖动的方法，该方法通过在标准高速串行总线电路中增加一个抖动消除电路，改善传输过程中的由抖动所引起的噪声影响，提高了高速串行总线传输正确率。这里的抖动消除电路是由一组D型触发器和组合逻辑电路有机构成的，该抖动消除电路可以有效消除数字电路抖动对数据传输过程的影响，使得总线数据的传输正确率得到有效提高。
文档编号G06F13/38GK101650699SQ20091003495
公开日2010年2月17日 申请日期2009年9月8日 优先权日2009年9月8日
发明者吴建辉, 萌 张, 戴志生, 汤佳健, 王声扬, 渊 袁, 超 陈, 鑫 陈, 顾俊辉, 龑 黄 申请人:东南大学