专利名称：通用串行总线装置的制作方法
技术领域：
本发明有关于一种通用串行总线(universal serial bus, USB) 技术，特别有关于USB 3.0技术。
背景技术：
图l为一种通用串行总线(USB)系统，包括一主机102、 一 USB装置104以及连接两者的一USB缆线106。本说明书特别以 USB 3.0技术为例。
在正常纟喿作下，主机102与USB装置104皆处于一正常操作 状态UO,以正常收发数据包。使用者可自由去能该主机102的 USB传输。例如，利用主机102的操作系统所提供的 一 种操作"安 全移除USB装置"，即可将主机102的USB传输去能。
然而，在传统:技术中，主机102去能USB传输时并不通知 USB装置104 ，导致USB装置104持续维持在正常操作状态UO, 消耗大量电力。
发明内容
本发明公开一种通用串行总线装置。
USB系统包括一主机、一USB装置以及连结该主机与该 USB装置的一USB缆线。
USB装置包4舌 一 电子物理层(electrical physical layer , EPHY)模块、 一逻辑物理层(logical physical layer, LPHY)模块、 一连结层(link layer)模块以及一协议层(protocol layer)模块。本 发明特别对其中逻辑物理层模块以及连结层模块作特别设计。
此段以一种实施方式为例。上述电子物理层模块负责判读该U S B缆线中 一 第 一 传输线与 一 第二传输线的电压，以产生恢 复时脉与数据。逻辑物理层模块将侦测上述恢复时脉与数据以 产生一提示信号；此外，逻辑物理层模块在侦测不到该参考信 号时设定该提示信号为一特定值。上述连结层模块具有一状态 机。该连结层模块将判断该提示信号是否等于该特定值，并于 该提示信号维持在该特定值 一 特定时间长度后令该状态机离开 一正常操作状态。
上述第 一 传输线与第二传输线可为U S B缆线内的一 T X+传 输线与一TX-传输线。
本发明所述的通用串行总线装置，在主机的通用串行总线 传输去能后，可迅速地进入连结去能状态，从而避免无谓的电 力消耗。
图l图解一种通用串行总线(USB)系统；
图2为本发明USB系统的 一种实施方式；
图3示意USB缆线中TX+传输线与TX-传输线的操作电压；
图4以状态图举例说明主机2 02的 一 种状态切换与U S B装置 204的一种状态切换；
图5以另 一 状态图举例说明主才几202的 一 种状态切换与USB 装置204的一种状态切换。
具体实施例方式
为让本发明的上述和其他目的、特征和优点能更明显易懂， 下文特举出较佳实施例，并配合所附图式，作详细说明如下。
图2为本发明通用串行总线(universal serial bus, USB)系统 的一种实施方式，所采用的传输技术为USB 3.0。此USB系统包括 一 主机202 、 一USB装置204以及沟通该主机202与该USB装置 204的一USB缆线。USB缆线由多条传输线组合而成。为了说明 方便，图2中仅标示出该条USB缆线中的TX+传输线与TX-传输线。
USB装置204包^舌 一 电子物理层(electrical physical layer, EPHY)才莫块206、 一逻辑物理层(logical physical layer, LPHY) 模块208、 一连结层(link layer)模块210以及一协议层(protocol layer)模块212 。 连结层模块210包括 一 状态机(state machine)214,例如，USB 3.0传输协议的链路训练与状态机(link training and status state machine, LTSSM), 用以定义连4妄^1犬态 (link connectivity)与电源 一犬态(link power management)。 本发明 针对T X+传输线与T X -传输线的特性设计该逻辑物理层模块2 0 8 与该连结层模块210,使状态机214得以更灵活的切换，达到省 电效果。
图3示意上述TX+传输线与上述TX-传输线的操作电压，其
中包括一差动信号工作高电压Vtxh、 一差动信号工作低电压Vtx！ 以及一共模电压VcM。差动信号工作高电压Vtxh、差动信号工作
低电压V^以及共模电压VcM在USB3.0技术的规格书中皆有详 细定义其电压范围。在正常操作状态(UO)时，TX+传输线与TX國 传输线的电压(以5Gb/s的速率)在差动信号工作高电压Vg、差 动信号工作低电压Vtxl间变换(toggle)。
再参阅图2，电子物理层模块206前端有一接收电路(Rx)(图 未显示)用以接收TX+传输线与TX-传输线的电压，再传送给电 子物理层模块206。电子物理层模块206判读丁乂+传输线与丁乂-传输线的电压，其中电子物理层模块2 06包括 一 时脉数据恢复电 路(Clock Data Recovery, CDR)(未显示)，用以将TX+传输线与 TX-传输线的电压恢复为恢复时脉与数据供后级电路使用。举例说明，耦接于电子物理层模块206的逻辑物理层模块208可根 据该恢复时脉的上升缘撷取上述数据。
逻辑物理层模块208包括多个逻辑电路(未图示)，用以根 据TX+传输线与TX-传输线的电压的判读结果(上述恢复时脉与 数据)产生一提示信号216。然而，主机202的USB传输为连结去 能状态(SS.Disabled)时，TX+传输线与TX-传输线的电压无法被 电子物理层模块2 0 6的时脉数据恢复电路恢复为恢复时脉与数 据供后级电路使用，导致逻辑物理层模块208无法侦测到上述恢 复时脉，亦无法根据该恢复时脉的上升缘撷取上述数据。关于 此状况，逻辑物理层模块208会设定提示信号216为 一特定值 (specific pattern)以标示。
连结层模块210耦接于逻辑物理层模块208。连结层模块210 将提示信号216与该特定值比较，并且于提示信号216维持在该 特定值一特定时间长度后，令状态机214离开 一正常操作状态。
相较于传统技术，本发明USB装置204会随着主机202动作， 在主机的USB传输去能后也相应地离开正常才喿作状态，不会困 在正常操作状态中。此设计有助于减少能量消耗。
参阅图2所示的实施方式，其中连结层模块210还包括一 比 较器218以及一计数器220。比较器218将提示信号216与上述特 定值比较。计数器220耦接该比较器218,用以估算该提示信号 216维持在该特定值的时间长度。若计数器220显示该提示信号 216维持在该特定值达到上述特定时间长度，则状态机214离开 正常操作状态。
其他合适的数值。此外，提示信号216可有多种设计。
举例说明，提示信号216可分为两部分，分别为一第一总线 信号(可命名为PHYLS—RXD)以及一第二总线信号(可命名为PHYLS_RXDISK),其中，第一总线信号PHYLS—RXD包括32位， 第二总线信号PHYLS_RXDISK包括4位。逻辑物理层模块208于 无法侦测到恢复时脉时，令第 一 总线信号PHYLS—RXD传送一 第一值，且令第二总线信号PHYLS—RXDISK传送一第二值。上 述第一值与上述第二值组合成前述的特定值。本发明一种实施 方式令该第 一值为32位的0，且令该笫二值为4位的111 lb。
在某些实施方式中，连结层模块210于提示信号216维持在 上述特定值上述特定时间长度后，不仅令状态才几214离开正常才喿 作状态，还令状态机214进入 一 连结重建状态(Recovery.Active)。 在连结重建状态下，USB装置204发出 一 调训序列(training sequence 1， TS1)4寺主才几202回应。在图4会更力口详会田；也i兌明其中 细节。
本发明设计有利于节省耗电量。图4以状态图举例说明，其 中包括主机202的 一 种状态切换与USB装置204的 一 种状态切 换。主机202原本处于一正常操作状态402,接着，使用者将主 机202的USB传输去能，使主机202切换至 一 连结去能状态404, 令TX+传输线与TX-传输线的电压不存在恢复时脉与数据信息。 由于电子物理层模块206的时脉数据恢复电路无法将所接收的 TX+传输线与TX-传输线的电压转换为恢复时脉与数据，逻辑物 理层模块208将侦测不到恢复时脉，故逻辑物理层模块208设定 提示信号216为一特定值。连结层模块210在侦测到提示信号216 维持在上述特定值上述特定时间长度后，切换原本为正常操作 状态406的状态机214至连结重建状态408 ，使USB装置204发出 调训序列TS1待主机202回应。由于主机202处于连结去能状态 404,故不回应调训序列(TS1)。 USB装置204转而切换至一连结 失效状态(SS.Inactive) 410,以确认主机202是否存在。由于主 机202处于连结去能状态404，故USB装置204侦测不到主机202，进而切换USB装置204的状态至连结去能状态412。利用本发明 所提供的机制，主机202的USB传输去能后，USB装置204将迅 速地进入连结去能状态412 ，可避免无谓的电力消耗。
图5以另 一 状态图举例说明主机202的 一 种状态切换与USB 装置204的一种状态切换。与图4相较，主机202后来又重新启动 其U S B传输功能，自连结去能状态404切换至 一 侦测连结状态 (RxDetect.Active) 502。在侦测连结状态502下，主才几202将侦测 USB装置204是否存在。由于USB装置204已被切换至连结去能 状态412,故主机202自侦测连结状态502切换至一连结侦测去能 状态(RxDetect.Quiet) 5(M,避免浪费能量在USB装置侦测上。
以上所述仅为本发明较佳实施例，然其并非用以限定本发 明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神 和范围内，可在此基础上做进一步的改进和变化，因此本发明 的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下
102、
106
206
210
214
218
402、
404、
408
410
502
504
202: 主机
USB缆线
电子物理层模块
连结层模块
状态机
比较器
104、 204: USB装置
208:逻辑物理层模块 212:协议层模块 216:提示信号 220:计数器
406:正常才喿作状态(UO)
412:连结去能状态(SS.Disabled)
连结重建状态(Recovery.Active)
连结失效状态(SS.Inactive)
侦测连结状态(RxDetect.Active)
连结侦测去能状态(RxDetect.Quiet)TX+、 TX-: USB缆线中的两条传输线
Vtxh、 VCM、 Vtxl: TX+、 TX-传输线的操作电压。
权利要求
1.一种通用串行总线装置，其特征在于，包括一电子物理层模块，判读一第一传输线与一第二传输线的电压以产生恢复时脉与数据；一逻辑物理层模块，侦测上述恢复时脉与上述数据以产生一提示信号，且在无法侦测到该恢复时脉时设定该提示信号为一特定值；以及一连结层模块，具有一状态机；其中，上述连结层模块将该提示信号与该特定值比较，于该提示信号维持在该特定值一特定时间长度后，令该状态机离开一正常操作状态。
2. 根据权利要求l所述的通用串行总线装置，其特征在于， 上述第一传输线与上述第二传输线分别为一通用串行传输缆线 中的TX+传输线与TX-传输线。
3. 根据权利要求l所述的通用串行总线装置，其特征在于， 该连结层模块于该提示信号维持在该特定值该特定时间长度 后，还令该状态机进入一连结重建状态，使该通用串行总线装 置发出 一调训序列待一主机回应。
4. 根据权利要求3所述的通用串行总线装置，其特征在于， 该连结层才莫块于该主才几不回应该调训序列时，切换该状态机至 一连结失效状态，以侦测该主4几是否存在。
5. 根据权利要求4所述的通用串行总线装置，其特征在于， 该连结层模块于侦测主机动作失败时，切换该状态机至一连结 去能状态。
6. 根据权利要求l所述的通用串行总线装置，其特征在于， 该连结层模块还包括一比较器，将该提示信号与该特定值比较；以及 一计数器，耦接该比较器，用以估算该提示信号维持在该特定值的时间长度，以供控制该状态机使用。
7. 根据权利要求l所述的通用串行总线装置，其特征在于， 该提示信号包括 一 第 一 总线信号以及 一 第二总线信号，该第一 总线信号包括32位，该第二总线信号包括4位。
8. 根据权利要求7所述的通用串行总线装置，其特征在于， 上述特定值包括对应该第 一 总线信号的 一 第 一值以及对应该第 二总线信号的一第二值，该第一值为32位的0、且该第二值为4 位的llllb。
全文摘要
本发明公开一种通用串行总线装置。通用串行总线装置包括电子物理层模块、逻辑物理层模块以及连结层模块。电子物理层模块负责判读通用串行总线缆线中一第一传输线与一第二传输线的电压以产生恢复时脉与数据。逻辑物理层模块侦测上述恢复时脉与上述数据以产生一提示信号，且在侦测不到该恢复时脉时设定该提示信号为一特定值。连结层模块判断该提示信号是否为该特定值，并计数该提示信号维持在该特定值的时间长度。若该提示信号维持在该特定值一特定时间长度，连结层模块令所持有的一状态机离开一正常操作状态。本发明所述的通用串行总线装置，在主机的通用串行总线传输去能后，可迅速地进入连结去能状态，从而避免无谓的电力消耗。
文档编号G06F13/42GK101561794SQ20091014696
公开日2009年10月21日 申请日期2009年6月5日 优先权日2009年6月5日
发明者刘孟帆, 林佑隆 申请人:威盛电子股份有限公司