专利名称：嵌入式存储模块的制作方法
技术领域：
本实用新型涉及一种嵌入式存储模块，确切地说是基于NAND (Flash存储器)芯片的嵌入式存储模块，属于数据存储技术领域。
背景技术：
随着嵌入式技术的发展，越来越多的系统需要具备体积小、功耗低并具有传输和分析功能的的数据存储模块。并对于数据灵活性和通用性的要求也随之提高。在某些应用中除了需要高速的数据存储带宽和超大的数据存储容量以外，更重要的是受应用场合的限制故存储设备的体积和功耗应尽可能的小，而目前大多数存储产品均采用磁盘作为存储介质，其单个磁盘的访问带宽只有几十兆字节/秒，而搭建起来的磁盘阵列虽然在带宽上能够达到30(T400MB/S，提高了传输带宽，但随之而来的是体积和功耗上的增加，使其在某些应用场合(对体积和功耗要求较高)难以发挥自身优势。例如机载设备，该嵌入式存储模块主要应用于信号采集中对功耗和体积要求较高的嵌入式应用场合，该存储模块可独立工作，体积小、功耗低，能方便的嵌入到各种数字系统中实现存储功能，并能通过适配器将数据导入PC机进行分析处理，通用性强、系统扩展性好(设计上接口电路保留一定的余量，并可随时扩充无需改变硬件结构)、工作稳定(能在较恶劣的环境下工作)、操作方便(提供较完备的应用程序能够很方便的对板卡进行操作)，可实现对图象、语音、通信、振动信号及各种随机信号的采集处理分析，可用于雷达、电子对抗、通信、软件无线电、图象处理、地震地质信号分析等多种应用领域。
发明内容本实用新型提供了一种嵌入式存储模块，具有存储带宽高、存储容量大、易于管理，而且设备简单、功耗体积小的优点。为实现上述技术效果，本实用新型的技术方案如下嵌入式存储模块，包括存储模块和用于将数据导入至PC机的适配器模块，适配器模块包括RS232、RS422、CPLD和CY7C68013，RS232的通用输入、输出端与CY7C68013的通用输入、输出端连接，RS422的输出端与CPLD输入端连接，CPLD的输出端与CY7C68013 的输入端连接，CY7C68013与USB 口连接；存储模块包括电源模块、FPGA主控模块、NAND阵列模块、铁电存储模块、配置芯片、RS232和RS422模块，FPGA主控模块的通用输入、输出端与NAND阵列模块的通用输入、输出端连接，FPGA主控模块的通用输入、输出端与铁电存储模块的通用输入、输出端连接，FPGA主控模块的通用输入端与配置芯片的输出端连接，FPGA 主控模块的通用输入、输出端与存储模块内的RS232通用输入、输出端连接，FPGA主控模块的输出端与RS422的输入端连接，用户接口设置在FPGA主控模块上，适配器模块内的RS232 与存储模块内的RS232连接，适配器模块内的RS422与存储模块内的RS422连接。所述适配器模块内的RS232与存储模块内的RS232连接和适配器模块内的RS422 与存储模块内的RS422连接为6线连接。
3[0007]数据输入接口通过存储模块和用户板卡上的接口进入，数据通过该接口到达FPGA 自定义接口，然后通过FPGA自定义接口将接收到的数据打包缓冲，通过从铁电存储模块中读取对应地址的映射，将数据存储到映射的NAND存储空间内；上位机的命令通过适配器的 RS232接口传输，在该命令控制下将存储模块板卡配置为数据读取模式，存储模块板卡在收到数据读取的地址后，通过FPGA从铁电存储模块中取出对应地址的映射地址，在上位机上可以得到一个记录数据的索引列表，然后根据该索引列表从映射的地址读取数据，缓冲后通过RS422接口发往适配器，然后适配器将其接口(RS422和RS232)转化为USB接口，将数据通过USB接口发往上位机。所述CPLD是复杂可编程逻辑器件。本实用新型所涉及的存储模块基于NAND (Flash存储器)类型的存储芯片，FPGA 作为NAND (Flash存储器)芯片控制器和各种数据流的桥接，不但能通过适配器(RS232总线)实现与上位机的命令通信，并能在存储完成后通过适配器(RS422总线)接口将数据传输至计算机，使其能对数据进行分析和处理。嵌入式存储模块由两部分构成用户板卡上的存储模块和负责将数据导入至PC 机的适配器。模块框图及连接关系见
图1，其中适配器模块采用USB供电，与用户板卡(设备)通过7芯接插件连接。用户可以将适配器的接插件接口设计在用户板卡上，也可将接口延伸到用户设备面板上，接插件大小形状自定义，只需满足RS232、RS422的电气标准即可，转换后的信号接入CPLD，由CPLD串并转换后，输入至USB芯片，USB芯片CY7C68013在将数据或命令上传至PC机。存储模块主要用于对数据的存储，其主要由电源模块、FPGA主控模块、NAND(Flash 存储器)阵列模块、铁电存储模块、串口 RS232和RS422模块。其中电源模块用于对存储模块的各功能模块提供工作电压。主控模块用于控制存储模块的工作，通过SPI (串行外设接口)总线与用户板卡相连，通过串行总线RS232和RS422与适配器模块相连，与实时时钟相连保证记录的数据有准确的时间戳信息，通过总线(数据总线、地址总线、命令总线)与FRAM (铁电存储器)相连以保证连续的寻址空间，通过总线(数据总线、地址总线、命令总线)与NAND (Flash存储器)阵列相连从而控制对NAND (Flash存储器)阵列模块的读写操作。用户接口采用LVTTL串行接口，主要用于嵌入到用户系统后，连接到需要记录的数据接口，协议为SPI(串行外设接口)总线，数据以数据帧的格式传输，每帧不大于2KB。在收到每帧第一个字时记录数据的时间戳。配置芯片模块用于对主控制器FPGA的应用程序在掉电时进行存储和上电时加载。模块上除了 NAND (Flash存储器)外，还有FRAM (铁电存储器)，FRAM (铁电存储器)为NAND (Flash存储器)芯片的辅助存储芯片，主要功能为标志出NAND芯片中损坏块的地址，并将离散的NAND (Flash存储器)块地址映射成连续的寻址空间地址。模块中包含实时时钟，时间精确到秒，通过FPGA内扩展计时器，将数据的相对数据精确到毫秒，要维持模块时钟在断电后继续运行，须在模块备用电源引脚接入一块超级电容。模块输出2线LVTTL电平标准串行接口，通过用户板卡上TTL转RS-232电平接口芯片转换后连接到上传适配器接口。负责命令的传输，模块输出2线高速串行接口，通过用户板卡上TTL转RS-422电平接口芯片转换后连接到上传适配器接口，负责高速数据的传输。存储模块的功能描述如下存储模块从功能上大体分三种模式格式化模式、数据存储模式和数据读取模式， 通过操作“下载软件”即可完成相应模式转换。格式化模式的流程为主机的格式化命令经由USB到达FPGA主控制器，FPGA进入格式化模式，FPGA在DSP控制下将NAND (Flash存储器)中损坏的块检测出来，通过这些参数制作形成地址映射表，然后通过FPGA存入到FRAM (铁电存储器)中，以备数据存储模式和数据读取模式取用。数据存储模式在开机后，FPGA将从自定义接口接收到的数据打包缓冲，然后从 FRAM中取出对应地址的映射，将数据存储到映射的NAND (Flash存储器)存储空间内。数据读取模式在上位机的命令控制下将板卡配置为数据读取模式，收到数据读取的地址后，FPGA从FRAM (铁电存储器)中取出对应地址的映射，在主机上可以得到一个记录数据的索引表，然后根据索引从映射的地址读取数据，缓冲后通过RS422接口发往上位机。本实用新型的有益效果是本实用新型所涉及的是一种基于NAND (Flash存储器)的存储模块，并通过串口 RS-232和RS-422实现了上位机和存储模块间的命令和数据通讯，从而使得该存储模块易于系统集成，本存储模块不仅存储带宽高、存储容量大、易于管理，而且克服了传统盘阵类存储设备复杂、功耗体积大的特点。说明书附图图1本实用新型的模块功能框图；图2为主程序(main ()函数)流程图；图3为PC机通信命令响应的子程序流程图；图4为数据存储处理的软件流程图；图5为NAND Flash数据上传子程序流程图；图6为通信端口中断服务子程序流程框图；图7为通讯端口中断服务子程序流程框图。
具体实施方式
以下结合附图与具体实施方式
对本实用新型做进一步的详细描述嵌入式存储模块，包括存储模块和用于将数据导入至PC机的适配器模块，适配器模块包括RS232、RS422、CPLD和CY7C68013，RS232的通用输入、输出端与CY7C68013的通用输入、输出端连接，RS422的输出端与CPLD输入端连接，CPLD的输出端与CY7C68013 的输入端连接，CY7C68013与USB 口连接；存储模块包括电源模块、FPGA主控模块、NAND阵列模块、铁电存储模块、配置芯片、RS232和RS422模块，FPGA主控模块的通用输入、输出端与NAND阵列模块的通用输入、输出端连接，FPGA主控模块的通用输入、输出端与铁电存储模块的通用输入、输出端连接，FPGA主控模块的通用输入端与配置芯片的输出端连接，FPGA
5主控模块的通用输入、输出端与存储模块内的RS232通用输入、输出端连接，FPGA主控模块的输出端与RS422的输入端连接，用户接口设置在FPGA主控模块上，适配器模块内的RS232 与存储模块内的RS232连接，适配器模块内的RS422与存储模块内的RS422连接。所述适配器模块内的RS232与存储模块内的RS232连接和适配器模块内的RS422与存储模块内的 RS422连接为6线连接。所述适配器模块内的RS232与存储模块内的RS232连接和适配器模块内的RS422与存储模块内的RS422连接为6线连接。数据输入接口通过存储模块和用户板卡上的接口进入，数据通过该接口到达FPGA自定义接口，然后通过FPGA自定义接口将接收到的数据打包缓冲，通过从铁电存储模块中读取对应地址的映射，将数据存储到映射的NAND存储空间内；上位机的命令通过适配器的RS232接口传输，在该命令控制下将存储模块板卡配置为数据读取模式，存储模块板卡在收到数据读取的地址后，通过FPGA从铁电存储模块中取出对应地址的映射地址，在上位机上可以得到一个记录数据的索引列表，然后根据该索引列表从映射的地址读取数据，缓冲后通过RS422接口发往适配器，然后适配器将其接口( RS422和RS232 )转化为USB接口，将数据通过USB接口发往上位机。这种基于NAND (Flash存储器)的存储模块包括一片Altera公司的高性能系列 FPGA，它以SPI (串行外设接口)总线的方式与用户板卡相连实现数据存储接口，同时用户板卡上的串口 RS-232和RS-422实现了适配器和存储模块间的命令和数据通讯。数据的输入接口与SPI (串行外设接口)接口类似。时钟输入引脚为连续时钟输入，接入固定的数据时钟源，数据使能引脚为数据有效标志，高电平有效，数据输入引脚为数据串行输入引脚，当数据使能有效时(高电平)，数据串行通过数据输入口串行锁存至模块内，进行串并转换为8位并行数据，然后存入缓冲区。时间戳记录点为在数据使能高跳变时。即当数据使能变高时，记录下来数据块采集时的时间，同时开始记录数据。当传送完N (N为大于1且小于2040的自然数，用户自定义)个8位数据后，将数据使能置为无效(低电平)后，模块将整段数据标记为一个数据块，加入帧头。下一次数据使能变为高电平时，数据生成新的数据块，记录新的时间戳，每块数据块间必须至少空闲10个时钟周期。连接数据下载适配器，使用数据下载程序可以将模块保存的数据下载至计算机内保存，下载完成后，所选数据段的数据被保存在“C: \数据”路径下，以下载时间为名称的文件夹下。存入文件数据基本格式由三部分构成一一不定长数据段数据段时间戳数据段帧标志，采用文件编辑器(如UltraEdit)打开并设置成16进制显示时，长度用户可以自己定义，要求不大于2040个字节。数据段时间，长度为3个字节，按地址由小到大分别为时间的高8位，中8位和低 8位，单位为毫秒。数据段标志，长度为5个字节，为固定数据(十六进制7B 41 C9 F2 38)，用以标志各段数据。关于芯片的替代说明，其中NAND Flash(三星)的存储容量为8G可替代为同存储容量的(美光)NAND Flash 或(东芝)NAND Flash。Altera FPGA 为 Stratix II列，基于 Stratix器件的架构，集成了 3. 125GB的高速传输接口，该FPGA可替换为同系列的其它型号。
权利要求1.嵌入式存储模块，包括存储模块和用于将数据导入至PC机的适配器模块，其特征在于适配器模块包括RS232、RS422、CPLD和CY7C68013，RS232的通用输入、输出端与 CY7C68013的通用输入、输出端连接，RS422的输出端与CPLD输入端连接，CPLD的输出端与CY7C68013的输入端连接，CY7C68013与USB 口连接；存储模块包括电源模块、FPGA主控模块、NAND阵列模块、铁电存储模块、配置芯片、RS232和RS422模块，FPGA主控模块的通用输入、输出端与NAND阵列模块的通用输入、输出端连接，FPGA主控模块的通用输入、输出端与铁电存储模块的通用输入、输出端连接，FPGA主控模块的通用输入端与配置芯片的输出端连接，FPGA主控模块的通用输入、输出端与存储模块内的RS232通用输入、输出端连接， FPGA主控模块的输出端与RS422的输入端连接，用户接口设置在FPGA主控模块上，适配器模块内的RS232与存储模块内的RS232连接，适配器模块内的RS422与存储模块内的RS422 连接。
2.根据权利要求1所述的嵌入式存储模块，其特征在于所述适配器模块内的RS232 与存储模块内的RS232连接和适配器模块内的RS422与存储模块内的S422连接为6线连接。
专利摘要本实用新型公开了一种嵌入式存储模块，包括存储模块和用于将数据导入至PC机的适配器模块，适配器模块包括RS232、RS422、CPLD和CY7C68013，存储模块包括电源模块、FPGA主控模块、NAND阵列模块、铁电存储模块、配置芯片、RS232和RS422模块，本实用新型具有易于系统集成，并且本存储模块不仅存储带宽高、存储容量大、易于管理，而且克服了传统盘阵类存储设备复杂、功耗体积大的特点。
文档编号G06F13/16GK201945992SQ201020669290
公开日2011年8月24日 申请日期2010年12月20日 优先权日2010年12月20日
发明者戴荣, 白湘洲, 阴陶, 雷宇 申请人:成都傅立叶电子科技有限公司