专利名称：电路装置和用于控制电路装置中的数据交换的方法
技术领域：
本发明涉及电路装置和用于控制电路装置中的数据交换的方法。
背景技术：
在进行数据处理的系统(计算机和微处理器系统、控制单元、外围单元以及其他进行信息处理的系统)中，为了数据交换目的而常常利用总线系统。这种总线系统是带有其变型 AHB、ASB 禾口 APB 的 AMBA 总线(www. arm. com/products/solutions/AMBAHomePage. html )。 AHB总线是多主机总线，其中各个主机可以通过总线请求(Bus-Request)来请求总线。仲裁器在多个请求中判定将总线分配给哪个主机用于其数据传送。所选择的主机与如下从机商量地址该主机可以通过写总线将数据传输给该从机或者该主机通过读总线从该从机获得数据。数据传输可以持续多个时钟周期并且通过准备信号(Ready-Signal)来结束， 其中该准备信号针对接下来的主机请求又释放该总线。例如CPU (中央处理单元(central processing unit))或者DMA (直接内存存取(direct memory access))会用作主机来从存储器获取数据或者将数据传输到外围单元。在此，传输路径分别通过可以持续变化的地址被控制。其他数据传输可能性是数据路由(Routing)，如在PCT/EP2008/060493中所描述的那样，所述PCT/EP2008/060493解决了将数据分派给可配置的(对于传播时间固定的)地址的问题。在此，由数据源(源(Source))将存在的数据依次地写到RAM (随机存取存储器 (random access memory))中的固定地址上，数据接收器(目的地(Destination))从该地址循环地取数据。在每次取数据时，涉及的数据区域被标记为已读的并且由此对于来自相同源的接下来的数据被标记为空闲的(frei)。当在数据源与数据接收器之间存在固定连接并且任意频繁地交换数据时，那么这类数据分派是有利的。在借助AMBA总线系统进行数据交换时，每个主机都向总线报告请求并且由仲裁器判定将总线分配给哪个主机。数据传送由此非常灵活，但是也非常费事。与此相比，(上述)数据路由更简单，因为每个参与者简单地被依次询问，该参与者是否有请求并且接着依次被服务。在此，写请求(Write Request)和读请求(Read Request)对于RAM是不同的。 在写请求的情况下，当目标地址在RAM中是空闲时，那么源恰好取这些数据并且将这些数据写到RAM中。相反，在读请求的情况下，只有当存在有效的数据并且数据在读取时被标记为已读时，数据才被操作。路由的缺点是对于从源到接收器的每个数据传送，需要k个时钟用于写入RAM 中，并且附加地必需1个时钟用于从RAM读取。如果依次地操作η个数据源和m个数据接收器，则一个过程(Durchlauf)必需直至t=n*k+m*l个时钟。如果不存在请求，则源或者接收器的询问被缩短到零个时钟。由此，循环时间、也就是直至相同的源或者接收器重新被操作的时间与请求的数目相关。针对有些应用，该循环时间太大，而针对其他应用，可变的循环时间是不利的。
发明内容
本发明的优点
按照独立权利要求所述的根据本发明的用于控制电路装置中的数据交换的方法或根据本发明的电路装置相对于按照现有技术的数据路由具有如下优点根据本发明的方法或电路装置节省了作为中间存储器的RAM并且将循环时间缩短到t=m个时钟，因为仅仅数据接收器被询问，并且针对每个询问分别需要仅仅一个时钟。此外，循环时间可以被选择为恒定的，因为数据接收器的询问可以与请求是否存在无关。而相对于现有技术中的AMBA总线，节约许多电路花费，例如因为根据轮转 (round-robin)原理的更简单的仲裁是可能的，因为对于该仲裁不必考虑是否存在请求，因为分别地可以设置仅仅一个读访问，因为读取始终由可配置的(对于传播时间固定的)地址进行并且因为η个数据源的地址可以需要仅仅Id (η)个比特(源的连续编号)。按照主权利要求1所述的方法因此特别快并且与现有技术相比必需比较小的电路花费。其他优点和改进通过从属权利要求的特征来得到。在有利的改进方案中，至少一个数据节点不仅用作至少一个数据接收器，而且用作至少一个数据源。该方法由此并不限于纯的数据接收器或数据源。针对根据本发明的数据交换，要考虑将这种功能单元划分成相对应的数目的数据接收器和数据源。此外有利的是，在多个(部分)数量(Menge)的数据接收器和/或多个(部分)数量的数据源之间的数据交换可以通过针对每个数据接收器(部分)数量(在数据接收器仲裁的情况下)或针对每个数据源(部分)数量(在数据源仲裁的情况下)分别采用至少一个仲裁单元来进行。由此，实现了更灵活地在不同组的数据源和数据接收器之间进行数据传送。 在另一有利的改进方案中，多个(部分)数量中的一些对于还更灵活的数据交换也可以交叠 (Ueberschneiden)0在另一有利的实施例中，在数据接收器仲裁的情况下，所选择的(第一)数据接收器的请求信号影响所选择的(第一)数据源的有效性信息。因此，例如通过数据接收器给该源的消息可以规定该消息在数据源中要保持有效还是变为无效的，由此例如能够实现所希望的多重读过程，但是也可以阻止不希望的多重读过程。完全一样地，在数据源仲裁的情况下，在有利的改进方案中设置，通过所选择的(第一)数据接收器的应答信号来影响所选择的(第一)数据源的有效性信息，其具有与恰好在数据接收器仲裁的情况下所描述的优点相同的优点。也有利的是，存在数据节点(特别是数据接收器)的请求信号可以对仲裁单元的转接(Weiterschalten)发生作用的可能性。由此尽管可能放弃了恒定的循环时间的优点，但是有利地得到其他传输选项，例如，在数据源与数据接收器之间进行持续数据传送一定时间，其间仲裁单元不进一步计数。在另一优选的改进方案中，仲裁单元在预先给定的事件(例如通过CPU确定/控制)的情况下对确定的数据接收器或确定的数据源进行仲裁并且在强制的仲裁之后才进一步根据预先给定的顺序选择跟随的数据接收器或数据源。由此，在重要事件、例如时间关键的事件的情况下可以灵活地放弃该预先给定的顺序，并且在计划外的仲裁之后以固定顺序重新采纳该方法。在特别有利的实施例中，数据交换的数据可以通过流水线寄存器
5(Pipelineregister)或者相似的延迟单元或延迟方法在电路装置中被延迟，由此，当写过程和/或读过程需要比通过仲裁的时钟所分配的时间更多的时间时，根据本发明的数据交换也是可能的。
本发明的实施例在附图中示出并且在以下描述中被详细阐述。附图仅为示例性的并且不限于一般的发明构思。在此，附图标记的相一致的后两位数字表征相同的或可比较的元件。在此
图1示出了在通过计数器对数据接收器进行仲裁的情况下的用于数据交换的电路装
置，
图2示出了具有流水线寄存器的用于数据交换的电路装置，
图3示出了具有并行访问可能性的用于数据交换的电路装置，以及
图4示出了在通过计数器对数据源进行仲裁的情况下的用于数据交换的电路装置。
具体实施例方式在本说明书中，使用了如下意义的概念“数据源”、“数据接收器”和“数据节点”数据源是提供数据的数据节点，而数据接收器是接收数据的数据节点。应指出的是例如被安置在壳体或者芯片中的功能单元不仅可以用作数据源而且可以用作数据接收器，并且也多重地起作用(und das auch mehrfach)0该单元接着对于根据本发明的在数据源与数据接收器之间的数据交换而言可考虑被划分成相对应的数目的数据接收器和数据源。图1示出了根据本发明的电路装置的实施形式。在此，电路装置100具有数据接收器111、112和113以及数据源121、122和123。与数据接收器111、112和113相关联有 1/m (1-aus-m)解码器114、复用器115和计数器116，与数据源121,122和123相关联有 1/n解码器IM和复用器125。1/m解码器114借助挑选信号访问数据接收器111、112和 113，以受地址控制地选择数据接收器111、112和113，并且通过通信连接103不仅与复用器 115的选择输入端相连而且与计数器116相连。数据接收器111、112和113分别与复用器 115的输入端连接。复用器115的输出端与通信连接102相连，该通信连接102不仅与1/n 解码器1 而且与复用器125的选择输入端相连接。1/n解码器IM访问数据源121、122 和123，以受地址控制地选择数据源121,122和123。数据源121,122和123分别与复用器 125的输入端相连接。此外，复用器125的输出端与通信连接101相连接，该通信线路101 分别与数据接收器111、112和113相连接。根据本发明的电路装置通常包括n+m个数据节点(数据源的数目n>0，数据接收器的数目m>0)，在图1中的实施例中包括3+3=6个数据节点111、112、113、121、122和123。在此，数据源121、122和123的数目n=3，而数据接收器111、112、113的数目m=3。此外，仲裁单元、在图1中例如为模m (modulo-m)计数器116作为用于进行仲裁的选择单元与该电路装置关联。计数器116在该实施例中以可预先给定的时钟将计数器116的值递增直至m-1， 并且接着又从0开始。通过1/m解码器114，在计数器116的每个状态的情况下都从数据接收器111、112、113中选择恰好一个数据接收器。所选择的数据接收器将地址和读请求信号(Read-Request-Signal)给予复用器115，该复用器115通过通信连接102转发所选择的数据接收器的所挑选的块的数据连同地址和读请求信号。在1/n解码器IM中，根据地址从数据源121、122和123中选择恰好一个数据源， 并且给该数据源提供具有数据准备信号的读请求。由读请求和数据准备信号形成如下有效信号该有效信号恰好在不仅读请求而且数据准备信号都是活动的时表征有效的数据。所选择的数据源将所请求的数据输出给复用器125，并且该复用器125负责恰好所选择的数据源的数据连同有效性信息(应答信号)通过通信连接101被转发到所有数据接收器111、 112、113。所选择的数据接收器存储所述有效的数据。在图1中，为了选择数据接收器111、112和113以及数据源121、122和123而示例性地举出1/m解码器114、l/n解码器124、复用器125和115，以及为了对数据接收器111、 112和113进行仲裁而示例性地举出计数器116。替换于此地，如下其他电路装置也能被实现，所述其他电路装置能够执行根据本发明的数据交换的选择和仲裁。在所介绍的改进实例中，有利的是，所选择的数据接收器的读请求信号影响所选择的数据源的数据的有效性信息。由于计数器116即使不存在请求也依次地选择每个数据接收器，所以由此阻止了无意的存储并且由此阻止了有错误的数据重写。如果存在读请求， 则在数据源中将该数据标记为已读的并且由此该数据变为无效的，直至由源提供新的数据 (有效性信息“invaild (无效)”必须向“valid (有效)”变更)。与数据一起传输的有效信号是成功的传输的应答信号并且用作数据接收器中的存储器信号。在本发明的另一改进方案中，可能的是，通过作为请求信号的两个比特xy来选择数据接收器的相应的读请求信号。在此，两个比特xy的四个可能的状态例如具有以下意义，如在表1中所描述的那样。
权利要求
1.一种用于控制电路装置(100)中的至少一个数量的数据接收器(111，112，113)与至少一个数量的数据源(121，122，123)之间的数据交换的方法，其中该电路装置(100)具有至少一个仲裁单元(116)，其特征在于如下步骤-仲裁单元(116)根据预先给定的顺序从所述数量的数据接收器(111，112，113)中选择第一数据接收器，-第一数据接收器输出请求信号和第一数据源的地址，-地址被用于从所述数量的数据源(121，122，123)中选择第一数据源，-第一数据源输出数据和至少一个有效信号，-数据被转发到所述数量的数据接收器(111，112，113)的所有数据接收器(111，112， 113)，-第一数据接收器存储数据。
2.一种用于控制电路装置(400)中的至少一个数量的数据接收器(411，412，413)与至少一个数量的数据源(421，422，423)之间的数据交换的方法，其中该电路装置(400)具有至少一个仲裁单元(似6)，其特征在于如下步骤-仲裁单元(4 )根据预先给定的顺序从所述数量的数据源(421，422，423)中选择第一数据源，-第一数据源向所述数量的数据接收器(411，412，413)的所有数据接收器(411，412， 413)传输在第一数据源中提供的数据连同第一数据接收器的有效信号并且将地址传输给选择单元(414)，-地址被用于从所述数量的数据接收器(411，412，413)中选择第一数据接收器，-根据第一数据接收器的有效信号和准备信息，数据被存储在第一数据接收器中，并且第一数据接收器的准备信息被适配，-向第一数据源寄送成功的传输的应答信号。
3.根据权利要求1和2之一所述的方法，其特征在于，至少一个数据节点不仅用作至少一个数据接收器而且用作至少一个数据源。
4.根据权利要求1所述的方法，其特征在于，在至少两个数量的数据接收器和至少所述一个数量的数据源之间进行数据交换，并且给每个数量的数据接收器分别分配至少一个仲裁单元(316，336)。
5.根据权利要求2所述的方法，其特征在于，在至少两个数量的数据源和至少所述一个数量的数据接收器之间进行数据交换，并且给每个数量的数据源分别分配至少一个仲裁单元。
6.根据权利要求4和5之一所述的方法，其特征在于，分配给不同的仲裁单元(316， 336)的数量能够交叠。
7.根据权利要求1所述的方法，其特征在于，第一数据接收器的请求信号影响第一数据源的有效性信息。
8.根据权利要求2所述的方法，其特征在于，第一数据接收器的应答信号影响第一数据源的有效性信息。
9.根据上述权利要求之一所述的方法，其特征在于，读请求信号或者写请求信号对仲裁单元(116，似6)的转接发生作用。
10.根据权利要求1和2之一所述的方法，其特征在于，仲裁单元(116，似6)在预先给定的事件的情况下对确定的数据接收器或确定的数据源进行仲裁，并且在强制的仲裁之后，仲裁单元(116,4 )进一步根据预先给定的顺序选择数据接收器(111，112，113)或数据源(421，422，423)。
11.根据上述权利要求之一所述的方法，其特征在于，数据通过延迟单元(291，292)被延迟。
12.一种用于电路装置(100)中的至少一个数量的数据接收器(111，112，113)与至少一个数量的数据源(121，122，123)之间的数据交换的电路装置，其特征在于，该电路装置 (100)此外还具有-仲裁单元(116)，用于根据规定的顺序从所述数量的数据接收器(111，112，113)中选择第一数据接收器，-处理和传输通过第一数据接收器对请求信号和第一数据源的地址的第一输出的装置(114，115，102)，-利用地址从所述数量的数据源(121，122，123)中选择第一数据源、处理第一数据源的数据和至少一个应答信号的第一输出并且将数据转发给所述数量的数据接收器(111， 112，113)的所有数据接收器(111，112，113)的装置(124，125，101)，-将数据存储在第一数据接收器中的装置(114)。
13.一种用于电路装置(400)中的至少一个数量的数据接收器(411，412，413)与至少一个数量的数据源(421，422，423)之间的数据交换的电路装置，其中该电路装置(400)具有至少一个仲裁单元(4 )，并且其特征在于，该电路装置(400 )此外还具有-仲裁单元(4沈)，用于根据规定的顺序从所述数量的数据源(421，422，423)中选择第一数据源，-用于将在第一数据源中提供的数据连同第一数据接收器的地址和有效信号传输给来自所述数量的数据接收器(411，412，413)的所有数据接收器(411，412，413)的装置 (425,401),-根据第一数据接收器的准备信息和有效信号利用地址从所述数量的数据接收器 (411,412,413)中选择第一数据接收器、将数据存储在第一数据接收器中并且使第一数据接收器的准备信息适配的装置(427，414)，-向第一数据源寄送成功的传输的应答信号的装置(415，402，似4)。
14.根据权利要求12和13之一所述的电路装置，其特征在于，电路装置(200)具有延迟单元(291，292 )，用于进行数据延迟。
15.根据权利要求12所述的电路装置，其特征在于，电路装置(300)具有至少两个仲裁单元(316，336)，其中所述至少两个仲裁单元(316，336)分别被分配给至少两个数量的数据接收器(311，312，313，331，332，333)之一。
16.根据权利要求13所述的电路装置，其特征在于，电路装置具有至少两个仲裁单元， 其中所述至少两个仲裁单元分别被分配给至少两个数量的数据源之一。
全文摘要
本发明涉及一种用于控制电路装置中的至少一个数量的数据接收器与至少一个数量的数据源之间的数据交换的方法以及电路装置，其中所述电路装置具有至少一个仲裁单元。此外，仲裁单元根据预先给定的顺序选择第一数据接收器(数据接收器仲裁)或第一数据源(数据源仲裁)，所述第一数据接收器或第一数据源输出第一数据源的地址和第一数据接收器的请求信号或地址并且输出有效信号。第一数据源的数据被存储在第一数据接收器中。
文档编号G06F13/362GK102362267SQ201080013384
公开日2012年2月22日 申请日期2010年2月24日 优先权日2009年3月26日
发明者博尔 E., 巴托洛梅 R., 索伊雷尔 U. 申请人:罗伯特·博世有限公司