专利名称：控制上电顺序的方法和装置的制作方法
技术领域：
本发明涉及到通信领域，特别涉及到一种控制上电顺序的方法和装置。
背景技术：
通讯设备中各单板都有上电顺序要求，传统的上电顺序控制方法主要有两种 第一，如图I所示，利用不同的电容充电延时来控制各个单板电源的使能信号，以获得不同的上电时间；第二，如图2所示，利用前一个单板电源的输出作为下一个单板电源的使能信号。第一种方法虽然电路简单，但是不容易获得准确的电容充电延时，必须仔细地调整阻容值，且很难实现大尺度的上电延时，在实际应用中很大局限性。第二种方法电路比较复杂，而且前后两个单板电源的上电延时很大，如果存在多个单板电源需要控制上电顺序，最后一个单板电源的上电比第一个单板电源的上电有大延时。这两种方法都只能应用于简单的·上电顺序控制场合，对于日趋复杂的上电顺序要求越来越难以应付。
发明内容
本发明的主要目的为提供一种控制上电顺序的方法和装置，以简单、低成本的方法实现准确的上电时间控制，满足日趋复杂的上电顺序要求。本发明提出一种控制上电顺序的方法，包括通过预设的计时器对多个被上电模块的上电时间进行计时；当所述被上电模块的上电时间到达时，控制电源分别对所述被上电模块上电。优选地，所述控制电源分别对各模块上电包括当存在多个电源，分别对应所述被上电模块时，则在被上电模块的上电时间到达时，启动上电时间到达的被上电模块对应的电源，进行上电。优选地，所述控制电源分别对各模块上电还包括只有一个电源时，则在被上电模块的上电时间到达时，启动上电时间到达的被上电模块对应的开关，进行上电。优选地，所述定时器为一个或多个。优选地，当所述定时器为多个时，分别通过所述多个定时器对各被上电模块进行计时。本发明还提出一种控制上电顺序的装置，包括计时模块，用于通过预设的计时器对多个被上电模块的上电时间进行计时；上电模块，用于当所述被上电模块的上电时间到达时，控制电源分别对所述被上电模块上电。优选地，所述上电模块具体用于当存在多个电源，分别对应所述被上电模块时，则在被上电模块的上电时间到达时，启动上电时间到达的被上电模块对应的电源，进行上电。优选地，所述上电模块还具体用于
只有一个电源时，则在被上电模块的上电时间到达时，启动上电时间到达的被上电模块对应的开关，进行上电。优选地，所述定时器为一个或多个。优选地，当所述定时器为多个时，所述计时模块分别通过所述定时器对各被上电模块进行计时。本发明提供的一种控制上电顺序的方法和装置，可以复用通讯设备内已有的CPLD或FPGA作逻辑控制，以简单、低成本的方法实现准确的上电时间控制及复杂的上电顺序控制，满足日趋复杂的单板或芯片上电顺序要求，提高单板可靠性。通过本发明，调整上电时间和上电顺序，只需要修改相应代码，无需修改硬件电路，简化设计流程。
图I为现有技术的上电顺序控制方法示意图； 图2为现有技术的另一上电顺序控制方法示意图；图3为本发明控制上电顺序的方法和装置的应用场景；图4为本发明控制上电顺序的方法和装置的另一应用场景；图5为本发明控制上电顺序的方法一实施例的系统架构图；图6为本发明控制上电顺序的方法一实施例的流程示意图；图7为本发明控制上电顺序的装置一实施例的结构示意图。本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施例方式应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。本发明提供一种控制上电顺序的方法一实施例，本实施例包括控制模块、给控制模块供电的小功率电源及其它外围电路。控制模块的主要功能是计时，并在各个设定的时间点分别启动各个被上电模块的电源。控制模块主要包含一个计时器和若干控制输出管脚，可由 CPLD (Complex Programmable Logic Device,复杂可编程逻辑器件)、FPLD (Fieldprogrammable logic device,现场可编程逻辑控制器)或其它控制器加晶振实现，晶振产生固定周期的脉冲送给CPLD或FPLD，CPLD或FPLD内部的计数器对脉冲进行计数，脉冲的周期乘以计数值即为计时器的值。小功率电源可用一个低成本的LD0(Low DropOut linear regulator,低压差线性稳压器)实现，将设备主电源电压转换成CPLD或FPLD可使用的电压。外围电路的功能是配合控制模块启动或关闭电源。根据应用场景，本实施例有两种实现方式I)如图3所示，该应用场景有多个电源300 (以三个电源为例)，不同电源300对应不同的被上电模块，有上电顺序要求。小功率电源100给控制模块200供电，控制模块200通过内部的计时器计时，当到达设定时间点就通过控制管脚控制相应电源300的使能脚使其启动，达到多个电源300按设定的要求启动并对被上电模块供电的目的。2)如图4所示，该应用场景有一个电源300，需要产生不同启动时间的多路输出。第一路输出可直接通过电源300输出，第二路以及之后的输出通过一个可控的开关400控制其输出；或者通过多个可控的开关400，分别对应各被上电模块。可控的开关400可由功率MOS(metal oxide semiconductor)管实现,但不限于功率MOS管。小功率电源100对控制模块200供电，控制模块200通过内部的计时器计时，当到达设定时间点就通过控制管脚控制相应的可控开关400的打开，达到多路输出按设定的要求启动的目的。参照图5、图6，仍以三个电源为例，本实施例所述方法包括以下步骤步骤S101、通过预设的计时器对多个被上电模块的上电时间进行计时。设备主电源上电，小功率电源100对控制模块200供电，即对CPLD或FPLD及晶振202供电，控制模块200内部的计数器201开始对脉冲进行计数；步骤S102、当所述被上电模块的上电时间到达时，控制电源分别对所述被上电模块上电。控制模块200通过检查计时器，判断是否达到设定预设的时间一，若达到即通过控制管脚启动电源一。控制模块200通过检查计时器，判断是否达到设定时间二，若达到即通过控制管脚启动电源二。重复上述过程，直到启动电源三。
需要注意的是，本实施例的定时器为一个或多个。当定时器为多个时，分别通过多个定时器对各被上电模块进行计时。本实施例中，可以复用通讯设备内已有的CPLD或FPGA作逻辑控制，以简单、低成本的方法实现准确的上电时间控制及复杂的上电顺序控制，满足日趋复杂的单板或芯片上电顺序要求，提高单板可靠性。通过本发明，调整上电时间和上电顺序，只需要修改相应代码，无需修改硬件电路，简化设计流程。参照图6，提出本发明控制上电顺序的装置500 —实施例，包括计时模块10，用于通过预设的计时器对多个被上电模块的上电时间进行计时；上电模块20，用于当所述被上电模块的上电时间到达时，控制电源分别对所述被上电模块上电。本实施例的系统架构包括控制模块、给控制模块供电的小功率电源及其它外围电路，而控制上电顺序的装置500可为控制模块，或者控制模块内置、外置的一装置。控制上电顺序的装置500的主要功能是计时，并在各个设定的时间点分别启动各个被上电模块的电源。控制模块主要包含一个计时模块10、上电模块20和若干控制输出管脚。在实际应用中，计时模块10可由CPLD (Complex Programmable Logic Device,复杂可编程逻辑器件)、FPLD(Field programmable logic device,现场可编程逻辑控制器)或其它控制器加晶振实现，晶振产生固定周期的脉冲送给CPLD或FPLD，CPLD或FPLD内部的计数器对脉冲进行计数，脉冲的周期乘以计数值即为计时器的值。小功率电源可用一个低成本的LD0(Low DropOut linear regulator,低压差线性稳压器)实现，将设备主电源电压转换成CPLD或FPLD可使用的电压。外围电路的功能是配合控制上电顺序的装置500启动或关闭电源。根据应用场景，本实施例有两种实现方式I)如图3所示，该应用场景有多个电源300 (以三个电源为例)，不同电源300对应不同的被上电模块，有上电顺序要求。小功率电源100给控制上电顺序的装置500 (此时为控制模块200)供电，计时模块10通过内部的计时器计时，当到达设定时间点上电模块20通过控制管脚控制相应电源300的使能脚使其启动，达到多个电源300按设定的要求启动并对被上电模块供电的目的。
2)如图4所示，该应用场景有一个电源300，需要产生不同启动时间的多路输出。第一路输出可直接通过电源300输出，第二路以及之后的输出通过一个可控的开关400控制其输出；或者通过多个可控的开关400，分别对应各被上电模块。可控的开关400可由功率M0S(metal oxide semiconductor)管实现,但不限于功率MOS管。小功率电源100给控制上电顺序的装置500 (此时为控制模块200)供电，计时模块10通过内部的计时器计时，当到达设定时间点上电模块20就通过控制管脚控制相应的可控开关400的打开，达到多路输出按设定的要求启动的目的。本实施例以图3所示的应用场景为例进行说明，图3所述的三个电源300分别为电源一、电源二和电源三，在该应用场景中，控制上电顺序的装置500为控制模块200 计时模块10通过预设的计时器对多个被上电模块的上电时间进行计时。设备主电源上电，小功率电源100对计时模块IO供电，即对CPLD或FPLD及晶振供电，计时模块IO内部的计数器开始对脉冲进行计数； 当所述被上电模块的上电时间到达时，上电模块20控制电源分别对所述被上电模块上电。上电模块20通过检查计时器，判断是否达到设定预设的时间一，若达到即通过控制管脚启动电源一。上电模块20通过检查计时器，判断是否达到设定时间二，若达到即通过控制管脚启动电源二。重复上述过程，直到启动电源三。需要注意的是，本实施例的定时器为一个或多个。当定时器为多个时，分别通过多个定时器对各被上电模块进行计时。本实施例中，可以复用通讯设备内已有的CPLD或FPGA作逻辑控制，以简单、低成本的方法实现准确的上电时间控制及复杂的上电顺序控制，满足日趋复杂的单板或芯片上电顺序要求，提高单板可靠性。通过本发明，调整上电时间和上电顺序，只需要修改相应代码，无需修改硬件电路，简化设计流程。以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
权利要求
1.一种控制上电顺序的方法，其特征在于，包括 通过预设的计时器对多个被上电模块的上电时间进行计时； 当所述被上电模块的上电时间到达时，控制电源分别对所述被上电模块上电。
2.如权利要求I所述的方法，其特征在于，所述控制电源分别对各模块上电包括 当存在多个电源，分别对应所述被上电模块时，则在被上电模块的上电时间到达时，启动上电时间到达的被上电模块对应的电源，进行上电。
3.如权利要求I所述的方法，其特征在于，所述控制电源分别对各模块上电还包括 只有一个电源时，则在被上电模块的上电时间到达时，启动上电时间到达的被上电模块对应的开关，进行上电。
4.如权利要求I至3所述的方法，其特征在于，所述定时器为一个或多个。
5.如权利要求4所述的方法，其特征在于，当所述定时器为多个时，分别通过所述多个定时器对各被上电模块进行计时。
6.一种控制上电顺序的装置，其特征在于，包括 计时模块，用于通过预设的计时器对多个被上电模块的上电时间进行计时； 上电模块，用于当所述被上电模块的上电时间到达时，控制电源分别对所述被上电模块上电。
7.如权利要求6所述的装置，其特征在于，所述上电模块具体用于 当存在多个电源，分别对应所述被上电模块时，则在被上电模块的上电时间到达时，启动上电时间到达的被上电模块对应的电源，进行上电。
8.如权利要求6所述的装置，其特征在于，所述上电模块还具体用于 只有一个电源时，则在被上电模块的上电时间到达时，启动上电时间到达的被上电模块对应的开关，进行上电。
9.如权利要求6至8中任一项所述的装置，其特征在于，所述定时器为一个或多个。
10.如权利要求9所述的装置，其特征在于，当所述定时器为多个时，所述计时模块分别通过所述定时器对各被上电模块进行计时。
全文摘要
本发明揭示了一种控制上电顺序的方法，包括通过预设的计时器对多个被上电模块的上电时间进行计时；当所述被上电模块的上电时间到达时，控制电源分别对所述被上电模块上电。本实施例还包括对应的装置。本发明提供的一种控制上电顺序的方法和装置，以简单、低成本的方法实现准确的上电时间控制，满足日趋复杂的上电顺序要求。
文档编号G06F1/26GK102915097SQ20111022125
公开日2013年2月6日 申请日期2011年8月3日 优先权日2011年8月3日
发明者叶位彬 申请人:中兴通讯股份有限公司