专利名称：PXIe零槽控制器的制作方法
技术领域：
本发明涉及PXIe自动化测试领域，尤其涉及ー种PXIe零槽控制器。
背景技术：
PXIe总线作为国际PXI系统联盟发布的最新的虚拟仪器接ロ总线，是未来虚拟仪器技术发展的趋势和方向。PXIe自动化测试系统通常按其主控单元的工作和连接方式分为外置控制器测试系统和嵌入式测试系统两种。在使用外置控制器PXIe测试系统时，须在主控计算机内插入基于PCIe总线的控制模块，在PXIe机箱的Slotl (俗称零槽)位置插入基于PXIe总线的控制模块，然后把两个控制模块通过专用电缆链接，从而实现计算机对PXIe机箱内所插入的其他功能板卡的控制。但是现有的 基于此标准和目标，本发明提供ー种PXIe零槽控制器。本发明涉及ー种单向数据传输带宽高达20Gbps、双向数据传输带宽高达40Gbps的PXIe零槽控制器，主要用来实现台式计算机或エ控机直接控制由PXIe机箱和功能板卡构成的PXIe自动化测试系统。PXIe零槽控制器属于虚拟仪器测试测量技术领域，是组建PXIe自动测试系统的核心基础产品。它基于计算机的PCIe X4总线接ロ进行设计，并使得PCIe X4总线延伸并扩展为符合PXIe总线标准的4路PCIe X4链接的Slotl (俗称零槽)接ロ，从而使得以PXIe机箱和相关功能板卡为核心的PXIe测试系统能够和计算机关联，使得用户能够通过计算机的强大功能实现多祥化的采集测试及结果分析处理。
发明内容
基于PXIe总线标准和目标，本发明提供ー种PXIe零槽控制器。本发明的技术解决方案ー种PXIe零槽控制器，其特征在于包括安装在台式计算机或エ控机上的基于PCIe X4以上接ロ的PCIe板卡和安装在PXIe机箱中基于PXIe总线标准的Slotl接ロ定义的PXIe板卡，所述PCIe板卡和PXIe板卡之间通过电缆连接；所述PCIe板卡包括第一 PCIe交换开关、第一配置电路、第一信号隔直电路、第一复位处理电路、第一 PCIe參考时钟同步分配及阻抗匹配电路以及PCIeX4远距离传输接ロ电路； 所述第一 PCIe交换开关用于对PCIe X4总线进行扩展和再分配，并把计算机插槽所提供的一路PCIe X8信号转换为两路总线信号PCIe X4，同时配置PCIe交换开关内部的PCIe信号发送给预加重和接收均衡，进行高频补偿，提高PCIe信号在远距离传输中的信号
质量;第一配置电路用于为PCIe交换开关的内部寄存器进行上电配置，包括其芯片内部PCIe信号发送接收端的预加重和接收均衡的配置；
第一信号隔直电路在传输时进行直流隔离，消除一定的干扰有利于信号传输；所述第一复位处理电路为PCIe交换开关提供上电复位信号；所述第一PCIe參考时钟同步分配及阻抗匹配电路用于为PCIe交换开关提供PCIeIOOMHz的參考时钟，同时也为PCIe X4远距离传输接ロ提供PCIelOOMHz的參考时钟源；所述第一 PCIe X4远距 离传输接ロ用于为PCIe X4信号组远距离传输提供ー个电缆摘件接ロ ；PXIe板卡包括第二 PCIe X4远距离传输接ロ电路、综合复位处理电路、第二 PCIe參考时钟同步分配及阻抗匹配电路、电源监测及指示电路、第二 PCIe交换开关、第二配置电路、第二信号隔直电路、PCIe接ロ电路、PCIe接ロ局部时钟产生及同步分配电路、PCIe接ロ配置电路、FPGA控制单元、SMbus总线控制电路以及PXIe Slotl4路X4接ロ电路；所述第二 PCIe X4远距离传输接ロ用于为PCIe X4信号组远距离传输提供ー个电缆摘件接ロ ；所述综合复位处理电路用于向该板卡中其它各个电路单元传递上位机下发的复位信号或因主电源上电掉电或因辅助电源上电造而触发的复位信号；所述第二 PCIe參考时钟同步分配及阻抗匹配电路用于把上位机发送的PCIe參考时钟进行同步分配，并在钟源端进行阻抗匹配； 所述电源监测及指示电路用于监测各路电源的输出电压状态以及提供电源工作状态正常与否的指示；所述第二 PCIe交換开关将PCIe X4远距离传输接ロ所传递的PCIe X4信号给扩展为5路PCIe X4信号；所述第二配置电路为PCIe交換开关进行上电配置，并对PCIe交换开关内部的PCIe信号发送接收端的预加重和接收均衡进行上电配置；所述第二信号隔直电路为PCIe X4信号在传输时进行直流隔离，消除一定的干扰有利于信号传输；PCIe接ロ电路用于将PCIe总线信号转换为局部总线信号，有利于下级FPGA电路的控制与通讯处理，方便实现通讯协议；PCIe接ロ局部时钟产生及同步分配电路用于为PCIe接ロ电路的局部总线端和FPGA控制单元之间的通讯提供參考时钟；PCIe接ロ配置电路用于存储PCIe接ロ电路的配置内容，在产品上电复位后，供PCIe接ロ电路自动加载；FPGA控制单元用于对上位机通过PCIe接ロ电路所下达的各种命令的解析，井根据不同的命令实现不同的逻辑操作，包括数据上传和数据下传操作，并与SMbus总线主控制电路进行通讯控制；SMbus总线控制电路用于实现PXIe标准所要求的SMbus总线控制器的功能，并对PXIe总线进行管理；PXIe Slotl 4路X4接ロ电路按照PXIe的标准要求提供4路PCIe X4信号组，所述PCIe X4信号组包括4路PCIe參考时钟的接ロ、PXIe机箱系统开机检测信号PWRBTN#以及电源输出控制信号PS0N# ；第一 PCIe交换开关包括PCIe交换开关芯片U1，所述PCIe交换开关芯片Ul的上游PCIe X8端ロ连接计算机的PCIe插槽，下游的端ロ连接第一信号直电路；所述第二配置电路包括第一存储芯片U2，所述第一存储芯片U2与PCIe交换开关芯片Ul连接，PCIe交换开关芯片Ul从第一存储芯片U2中读取PCIe交换开关芯片Ul配置内容；第一信号隔直电路包括电容C31-C38、C92-C99、C39-C54，所述电容分别连接交换开关芯片Ul和PCIe X4远距离传输接ロ电路；所述第一复位处理电路包括第一复位芯片U3和第一缓冲芯片U7,第一复位芯片U3连接计算机PCIe插槽中的复位信号输出端，第一缓冲芯片U7的输入管脚连接第一复位芯片U3的复位信号输出端。 上述PCIe參考时钟同步分配及阻抗匹配电路包括第一时钟分配芯片U6和匹配阻抗电路，所述阻抗电路包括电路R29-R34、R39-R44，所述第一时钟分配芯片U6的时钟输入端连接PCIe插槽的时钟信号输出端，所述第一时钟分配芯片U6的输出端分别连接PCIe交换开关芯片Ul和PCIe X4远距离传输接ロ电路，所述匹配阻抗电路设置在第一时钟分配芯片U6的时钟输入端和PCIe插槽的时钟信号输出端之间。上述第一 PCIe X4远距离传输接ロ电路包括第一 PCIe传输接ロ Jl和第二 PCIe传输接ロ J2，所述第一 PCIe传输接ロ Jl和第二 PCIe传输接ロ J2均与第一信号隔直电路连接。上述第二PCIe X4远距离传输接ロ电路包括插件JlOl，所述插件JlOl与第二信号隔直电路连接，综合复位处理电路包括第一逻辑芯片U111、第二复位芯片U112、第二缓冲芯片U113，第三复位芯片U124以及第ニ逻辑芯片U125，所述第一逻辑芯片U111、第二复位芯片U112、第二缓冲芯片U113，第三复位芯片U124和第二逻辑芯片U125的输入端与PCIe X4远距离传输接ロ电路连接，其输出端连接PCIe交换开关芯片、PCIe接ロ电路、FPGA控制单元以及SMbus总线控制电路。上述第二 PCIe參考时钟同步分配及阻抗匹配电路包括第二时钟分配芯片U120和第二阻抗匹配电路，所述第二阻抗匹配电路包括电阻R80-R91、R96-R107，所述第二时钟分配芯片U120的时钟输入端连接PCIe X4远距离传输接ロ电路，所述第二时钟分配芯片U120的时钟输出端连接第二 PCIe交换开关、PCIe接ロ电路和PXIe Slotl 4路X4接ロ电路；上述电源监测及指示电路包括电压监测芯片U119和电源状态指示灯驱动芯片U114 ； 所述第二 PCIe交换开关电路包括第二 PCIe交换开关芯片UlOl，所述第二 PCIe交换开关芯片UlOl的PCIe信号输入端与第二信号隔直电路连接；所述第二配置电路包括第二存储芯片U102，所述第二存储芯片U102与第二 PCIe交换开关芯片UlOl连接，PCIe交换开关芯片UlOl从第二存储芯片U102从读取配置内容；所述第二信号隔直电路包括电容C41-C48、C51_C82，所述电容连接第二 PCIe交换开关芯片UlOl和第二 PCIe X4远距离传输接ロ电路；所述PCIe接ロ电路包括PCIe接ロ芯片U103，所述PCIe接ロ芯片U103的PCIe信号端连接第二 PCIe交换开关芯片UlOl ；所述PCIe接ロ局部时钟产生及同步分配电路包括晶振芯片U109和时钟分配芯片Ul 10，晶振芯片U109的时钟输出端连接时钟分配芯片UllO的时钟输入端；PCIe接ロ配置电路包括第三存储芯片U104和第四存储芯片U105，所述第三存储芯片U104和第四存储芯片U105均与和PCIe接ロ芯片U103连接。上述FPGA控制单元包括FPGA芯片U106和FPGA配置芯片U107，所述FPGA配置芯片U107与FPGA芯片U106连接，FPGA芯片U106均与PCIe接ロ芯片U103的局部总线端和SMbus总线控制电路连接；所述SMbus总线控制电路包括SMbus主控芯片U108，所述SMbus主控芯片U108与FPGA芯片U106连接，SMbus主控芯片U108连接PXIe Slotl 4路X4接ロ电路。本发明所具有的优点I、本发明的目的是提供一种外挂式的PXIe零槽控制器，主要用来实现台式计算机或エ控机直接控制由PXIe机箱和功能板卡构成的自动化PXIe测试系统。PXIe零槽控制 器设计符合最新的PCIe Gen2标准，井能够自动适应PCIeGenl的操作和传输速率，其信号传输路径有着严格的阻抗匹配及屏蔽设计，单向数据带宽高达20Gbps，双向数据带宽高达40Gbps，在高速数据采集与传输上有着得天独厚的优势，能够满足用户的多种需求。2、本发明第二信号隔直电路为PCIe总线信号在传输时进行直流隔离，消除一定的干扰有利于信号传输。3、本发明PCIe接ロ电路用于将总线信号(PCIe X4)转换为局部总线信号，有利于下级FPGA电路的控制与通讯处理，方便实现通讯协议。
图I为本发明总体功能结构示意图；图2为本发明HTPCIe4910卡之PCIe交换开关及其外围电路原理图，(包括A、B、C三部分)；图3为本发明HTPCIe4910卡之PCIe參考时钟同步分配及阻抗匹配电路原理图；图4为本发明HTPCIe4910卡之PCIe X4远距离传输接ロ电路原理图；图5为本发明HTPXIe4910卡之PCIe X4远距离传输接ロ电路原理图；图6为本发明HTPXIe4910卡之综合复位处理电路原理图；图7为本发明HTPXIe4910卡之PCIe參考时钟同步分配及阻抗匹配电路原理图；图8为本发明HTPXIe4910卡之电源变换及滤波电路原理图；图9为本发明HTPXIe4910卡之电源监测及指示电路原理图；图10为本发明HTPXIe4910卡之PCIe交换开关及其配置电路原理图；图11为本发明HTPXIe4910卡之链接状态指示电路原理图；图12为本发明HTPXIe4910卡之PCIe Xl总线转换接ロ及功能设置电路原理图之图13为本发明HTPXIe4910卡之PCIe Xl总线转换接ロ及功能设置电路原理图之-* ，图14为本发明HTPXIe4910卡之PCIe接ロ芯片局部时钟产生及同步分配电路原理图；图15为本发明HTPXIe4910卡之PCIe接ロ芯片寄存器配置电路原理图16为本发明HTPXIe4910卡之PCIe接ロ芯片局部总线上拉电路原理图；图17为本发明HTPXIe4910卡之PCIe接ロ芯片局部总线原理图；图18为本发 明HTPXIe4910卡之SMbus总线主控制器电路原理图；图19为本发明HTPXIe4910卡之PXIe Slotl 4路X4接ロ电路原理图之一；图20为本发明HTPXIe4910卡之PXIe Slotl 4路X4接ロ电路原理图之ニ；图21为本发明HTPXIe4910卡之PXIe Slotl 4路X4接ロ电路原理图之三。
具体实施例方式如图I所示，PXIe零槽控制器分为三个部分包括安装在台式计算机或エ控机上的基于PCIe X4以上接ロ的HTPCIe4910卡、安装在PXIe机箱中基于PXIe总线标准之Slotl接ロ定义的HTPXIe4910卡和两块卡之间的高速专用差分连接电缆。整个PXIe零槽控制器功能就是实现主控计算机内PCIe X8端ロ的扩展，并把之转换为符合PXIe总线标准的定义接ロ。HTPCIe4910卡的主要功能是把PCIe X8信号转换为两路PCIe X4信号，并未HTPXIe4910板卡提供链接接ロ，同时通过对PCIe交换开关芯片的设置，能对PCIe各通道的信号进行高频放大和高频补偿，使信号通过专用链接电缆能够在7米的长度范围内能够可靠传输，避免PCIe各通道的高速差分信号的高频衰减和传输损耗。HTPXIe4910在信号链接端同时具有预加重和接收均衡功能，之后则把经过补偿后的PCIe X4信号进行端ロ扩展，把PCIe IOOMHz參考时钟进行同步分配，使之符合PXIe总线标准的Slotl的接ロ定义；同时为PXIe机箱系统提供复位、仲裁服务、中断服务以及系统管理总线(SMbus)主控制功能。链接电缆为PCIe4X专用电缆，在两块板卡之间为PCIe X4端口中各通道信号提供传输路径。从整体功能上来说，PXIe零槽控制器在主控计算机上体现为ー个外围设备，而在PXIe测试系统中则作为PXIe机箱及相关功能板卡的主控制器。PCIe板卡的具体描述如下I、PCIe交换开关电路包括PCIe交换开关芯片Ul，该芯片的上游PCIe X8端ロ连接计算机的PCIe插槽，下游的端ロ连接信号直电路。2、配置电路包括存储芯片U2，该芯片连接Ul中的相应管脚，存储着内部相关寄存器的配置值，上电复位后，PCIe交换开关芯片Ul自动读取该芯片的配置内容。3、信号隔直电路包括电容C31-C38、C92-C99、C39-C54，此部分电容分别连接交换开关芯片Ul和PCIe X4远距离传输接ロ电路，隔离PCIe信号传输中的直流电压，消除一定的传输干扰，提高信号传输质量。4、复位处理电路包括复位芯片U3和缓冲芯片U7，U3连接计算机PCIe插槽中的复位输出信号，既可提供上电复位，又对传递计算机下发的复位信号，U7的输入管脚连接U3的复位输出端，U7提供复位缓冲驱动能力。5、PCIe參考时钟同步分配及阻抗匹配电路包括时钟分配U6和电阻R29-R34、R39-R44，U6的时钟输入端连接PCIe插槽的时钟输出信号，其输出端分别连接PCIe交换开关芯片和PCIe X4远距离传输接ロ电路，为PXIe板卡提供PCIelOOMHz參考时钟；本电路中的各个电阻为时钟传输线提供匹配阻杭。6,PCIe X4远距离传输接ロ电路包括两路PCIe传输接ロ，分别为Jl和J2，此处两个接ロ连接隔直电路，为PXIe板卡提供PCIe信号的链接传输通道。PXIe板卡具体描述如下I、PCIe X4远距离传输接ロ电路包括插件J101，此插件连接隔直电路，为PCIe板卡提供PCIe信号的链接传输通道。2、综合复位处理电路包括逻辑芯片Ul 11、复位芯片Ul 12、缓冲芯片Ul 13，复位芯片U124、逻辑芯片U125。此处电路的输入端连接PCIe X4远距离传输接ロ电路，其输出端连接PCIe交换开关、PCIe接ロ芯片电路、FPGA控制单元以及SMbus总线控制电路，即传递PCIe板卡下发的复位信号，也可产生上电复位信号。3、PCIe參考时钟同步分配及阻抗匹配电路包括时钟分配芯片U120、电阻R80-R91、R96-R107。U120的參考时钟输入端连接PCIe X4远距离传输接ロ电路，其时钟输出端连接本电路的中对应电阻，为PCIe交换开关，PCIe接ロ芯片电路和PXIe Slotl 4路 X4接ロ电路提供PCIe IOOMHz參考时钟；本电阻中各个电阻为时钟传输线匹配阻抗。4、电源监测及指示电路包括芯片Ul 19和Ul 14，Ul 19对PXIe板卡中的各种电压进行实时监测，如果其中一路电压过低或过高，超出设定范围，则输出复位信号，其电源状态指示灯熄灭，Ul 14为电源状态指示灯提供驱动。5,PCIe交换开关电路包括芯片UlOl，该芯片的PCIe信号输入端连接隔直电路，其PCIe信号的输出也连接隔直电路，本电路实现了把一路PCIe X4信号转换为5路PCIe X4信号。6、配置电路包括存储芯片U102，该芯片连接UlOl中的相应管脚，存储着内部相关寄存器的配置值，上电复位后，UlOl自动读取该芯片的配置内容。7、信号隔直电路包括电容C41-C48、C51-C82，此部分电容分别连接交换开关芯片和PCIe X4远距离传输接ロ电路,隔离PCIe信号传输中的直流电压，消除一定的传输干扰，提高信号传输质量。8、PCIe接ロ芯片电路包括PCIe接ロ芯片U103，该芯片的PCIe信号端连接PCIe交换开关，其信号输出为局部总线，该芯片的主要功能是实现PCIe协议到局部总线协议的转换。9、PCIe接ロ芯片局部时钟产生及同步分配电路包括晶振U109和时钟分配芯片U110，U109的时钟输出端连接UlO的时钟输入端，提供高精度的时钟源，UllO对该时钟源进行同步缓冲分配，然后提供给PCIe接ロ芯片的局部总线和FPGA控制单元。10,PCIe接ロ芯片配置电路包括存储芯片U104和U105，U104和U105分别EEPROM存储器，和PCIe接ロ芯片相连，存储着内部相关寄存器的配置值，上电复位后，PCIe接ロ芯片U103自动读取该芯片的配置内容。11、FPGA控制单元包括FPGA芯片U6和FPGA配置芯片U107，U107和U106相连，为存储着FPGA的程序代码，上电复位后，U106自动加载U107中的程序；U106同时也连接着PCIe接ロ芯片的局部总线端和SMbus总线控制器，对计算机下发的命令进行解析，并传递给SMbus总线控制器，同吋，U106也在上电复位后对SMbus总线控制器进行初始化配置。12、SMbus总线控制电路包括SMbus主控芯片U108，该芯片的8位并行接ロ连接FPGA，其SMbus接ロ连接PXIe Slotl 4路X4接ロ电路，主要用于实现PXIe标准所要求的SMbus总线控制器的功能，并满足SMbus总线的电气性能，并能够兼容IIC协议，实现对PXIe系统的总线管理功能。13,PXIe Slotl4路X4接ロ电路连接PCIe交换开关的下游PCIe X4信号，同时也连接PCIe參考时钟同步分配及阻抗匹配电路，为PXIe机箱提供PCIe总线通讯通道。如图2所示，HTPCIe4910卡之PCIe交换开关及其外围电路原理图。该电路中包括部分PCIe交换开关、隔直电路、配置电路及复位处理电路。其主要功能是通过PCIe交換开关把PCIe X8信号转换为两路PCIe X4信号，具体请參见各图中对应的网络表。如图3所示，该电路为HTPCIe4910卡之PCIe參考时钟同步分配及阻抗匹配电路原理图。该电路的主要功能就是对计算机提供的PCIe IOOMHz參考时钟进行同步缓冲分配，分别提供PCIe交换开关芯片和两个PCIe远距离传输接ロ电路，具体请參见各图中对应的网络表。如图4所示，该电路为HTPCIe4910卡之PCIe X4远距离传输接ロ电路原理图。该电路的主要功能向HTPXIe4910板卡提供PCIe X4链接传输通道，并向下级板卡传递上 位机的板卡存在信号，从而帮助HTPXIe4910板卡判断主控计算机是否加电和工作；同时HTPXIe4910板卡也根据该信号来决定PXIe机箱的加电方式。具体请參见各图中对应的网络表。如图5所示，该电路为HTPXIe4910卡之PCIe X4远距离传输接ロ电路原理图。该电路主要是为PCIe X4信号组远距离传输提供一个电缆插件接ロ，同时插件本身各个信号管脚的阻抗特性都必须满足PCIe总线的要求。该图中各管脚的连接关系请參见各图中对应的网络表。如图6所示，该电路为HTPXIe4910卡之综合复位处理电路原理图。该电路主要向该板卡中其它各个电路单元传递上位机下发的复位信号或因主电源上电掉电或因辅助电源上电造成的复位信号。该电路具有层级关系。具体连接关系请參见各图中对应的网络表。如图7所示，该电路为HTPXIe4910卡之PCIe參考时钟同步分配及阻抗匹配电路原理图。该电路主要是把上位机传送过来的PCIe參考时钟进行同步分配，分别传递给图10所对应的时钟管脚、图12中的时钟管脚以及图21中所对应的时钟管脚，同时对每路时钟信号进行阻抗匹配。具体的连接请參见各图中对应的网络表。如图8所示，该电路为HTPXIe4910卡之电源变换及滤波电路原理图。该电路主要提供+1. OV电压，通过高密度PWM直流变换器转换而来，额定输出电流可达9A。同时，整个板卡需要的+3. 3V、+2. 5V、+1. 5V、以及+1. 2V均通过其他常规方式进行电源而来，在此处省略。不同电源的连接请參见各图中对应的网络表。如图9所示，该电路HTPXIe4910卡之电源监测及指示电路原理图。该电路的主要功能是监测各路电源的输出电压状态，当某路电路输出电压低于门限时，该电路输出复位信号；同吋，该电路也提供电源工作状态正常与否的指示。具体请參见各图中对应的网络表。如图11所示，该电路为HTPXIe4910卡之PCIe交换开关及其配置电路原理图。该电路主要是把图5中所示的PCIe X4信号给扩展为5路PCIe X4信号，并传递至图12、图
19、图20和图21中的电路网络。该电路中包括了 PCIe交换开关芯片UlOl的上电加载配置电路以及部分PCIe X4信号隔直电路，同时也包括了对PCIe交换开关芯片UlOl各种功能管脚的设置电路。具体的连接关系请參见各图中的对应的网络表。如图11所示，该电路为HTPXIe4910卡之链接状态指示电路原理图。该电路主要实现PCIe交换开关芯片UlOl的6路链接状态的指示，具体连接关系请參见各图对应的网络表。如图12和图13所示，该电路为HTPXIe4910卡之PCIe Xl总线转换接ロ及功能设置电路原理。该电路是PCIe接ロ芯片的应用电路，主要实现把PCIe标准总线信号转换为局部总线信号，有利于下级功能电路的控制与通讯处理，方便实现通讯协议。具体的电路连接请參见各图中对应的网络表。如图14所示，该电路为HTPXIe4910卡之PCIe接ロ芯片U103局部时钟产生及同步分配电路原理图。该电路主要为图13所示的PCIe接ロ芯片的局部总线电路以及和图17 所示的PCIe接ロ芯片局部总线提供同步通过时钟。具体的连接关系请參见图中所示的电路网络连接表。如图15所示，该电路为HTPXIe4910卡之PCIe总线接ロ芯片配置电路原理图。该电路主要存储PCIe接ロ芯片U103的内部寄存器的配置内容，在产品上电复位后，U103自动加载该电路中存储芯片的内容，对其内部寄存器进行设置。具体连接关系请參见各图中对应的网络表。如图16所示，该电路为HTPXIe4910卡之PCIe接ロ芯片局部总线连接上拉电路原理图。该电路主要是为PCIe接ロ芯片的局部总线设计要求，对其相关的信号线进行上拉或下拉。具体连接关系请參见各图中对应的电路连接网络表。如图17所示，该电路为HTPXIe4910卡之PCI接ロ芯片局部总线原理图。该电路主要实现对上位机通过PCIe接ロ芯片U103所下达的各种命令的解析，并根据不同的命令实现不同的逻辑操作，包括数据上传和数据下传等操作，同时也对图18所示电路进行通讯控制，具体的连接关系请參见各图中对应的电路连接网络表。如图18所示，该电路为HTPXIe4910卡之SMbus总线主控制器电路原理图。该电路主要是实现PXIe标准所要求的SMbus总线控制器的功能，并满足SMbus总线的电气性能，井能够兼容IIC协议，从而实现对PXIe系统的总线管理功能。其连接关系请參见各图中对应的电路连接网络表。如图19、图20和图21所示，该电路为HTPXIe4910卡之PXIe Slotl 4路X4接ロ电路原理图。该电路的管脚定义符合PXIe标准中Slotl的要求。其中XJ2和XJ3主要提供4路PCIe X4信号组包括4路PCIe參考时钟的接ロ，同时也包括PXIe机箱系统开机检测信号PWRBTN#，电源输出控制信号PS0N#。另外，在PXIe Slotl槽中的电源接口和其他非重要信号的接ロ已经省略。具体的电路连接关系请參见各图中的电路网络连接表。PXIe零槽控制器属于虚拟仪器测试测量技术领域，是组建PXIe自动测试系统的核心基础产品。它基于于计算机的PCIe X4总线接ロ进行设计，并使得PCIe X4总线延伸并扩展为符合PXIe总线标准的4路PCIe X4链接的Slotl (俗称零槽)接ロ，从而使得以PXIe机箱和相关功能板卡为核心的PXIe测试系统能够和计算机关联，使得用户能够通过计算机的强大功能实现多祥化的采集测试及结果分析处理。PXIe零槽控制器分为三个部分插入计算机PCIe X4以上接ロ的PCIe板卡(公司型号为HTPCIe4910)、插入PXIe机箱Slotl插槽位置的PXIe板卡(公司型号为HTPXIe4910)以及两块板卡之间的连接电缆。PXIe零槽控制器设计符合最新的PCIe Gen2标准，并能够自动适应PCIe Genl的操作和传输速率，其信号传输路径有着严格的阻抗匹配及屏蔽设计，单向数据带宽高达20Gbps，双向数据带宽高达40Gbps，在高速数据采集与传输上有着得天独厚的优势，能够满足用户的多 种需求。
权利要求
1.ー种PXIe零槽控制器， 其特征在于包括安装在台式计算机或エ控机上的基于PCIe X4以上接ロ的PCIe板卡和安装在PXIe机箱中基于PXIe总线标准的Slotl接ロ定义的PXIe板卡，所述PCIe板卡和PXIe板卡之间通过电缆连接； 所述PCIe板卡包括第一 PCIe交换开关、第一配置电路、第一信号隔直电路、第一复位处理电路、第一 PCIe參考时钟同步分配及阻抗匹配电路以及PCIeX4远距离传输接ロ电路； 所述第一 PCIe交换开关用于对PCIe X4总线进行扩展和再分配，并把计算机插槽所提供的一路PCIe X8信号转换为两路总线信号(PCIe X4)，同时配置PCIe交换开关内部的PCIe信号发送给预加重和接收均衡，进行高频补偿，提高PCIe信号在远距离传输中的信号质量; 第一配置电路用于为PCIe交换开关的内部寄存器进行上电配置，包括其芯片内部PCIe信号发送接收端的预加重和接收均衡的配置； 第一信号隔直电路在传输时进行直流隔离，消除一定的干扰有利于信号传输； 所述第一复位处理电路为PCIe交换开关提供上电复位信号； 所述第一 PCIe參考时钟同步分配及阻抗匹配电路用于为PCIe交换开关提供PCIeIOOMHz的參考时钟，同时也为PCIe X4远距离传输接ロ提供PCIelOOMHz的參考时钟源；所述第一 PCIe X4远距离传输接ロ用于为PCIe X4信号组远距离传输提供ー个电缆插件接ロ ； PXIe板卡包括第二 PCIe X4远距离传输接ロ电路、综合复位处理电路、第二 PCIe參考时钟同步分配及阻抗匹配电路、电源监测及指示电路、第二 PCIe交换开关、第二配置电路、第二信号隔直电路、PCIe接ロ电路、PCIe接ロ局部时钟产生及同步分配电路、PCIe接ロ配置电路、FPGA控制单元、SMbus总线控制电路以及PXIe Slotl 4路X4接ロ电路； 所述第二 PCIe X4远距离传输接ロ用于为PCIe X4信号组远距离传输提供一个电缆插件接ロ ； 所述综合复位处理电路用于向该板卡中其它各个电路单元传递上位机下发的复位信号或因主电源上电掉电或因辅助电源上电造而触发的复位信号； 所述第二 PCIe參考时钟同步分配及阻抗匹配电路用于把上位机发送的PCIe參考时钟进行同步分配，并在钟源端进行阻抗匹配； 所述电源监测及指示电路用于监测各路电源的输出电压状态以及提供电源工作状态正常与否的指示； 所述第二 PCIe交換开关将PCIe X4远距离传输接ロ所传递的PCIe X4信号给扩展为5路PCIe X4信号； 所述第二配置电路为PCIe交換开关进行上电配置，并对PCIe交换开关内部的PCIe信号发送接收端的预加重和接收均衡进行上电配置； 所述第二信号隔直电路为PCIe X4信号在传输时进行直流隔离，消除一定的干扰有利于信号传输; PCIe接ロ电路用于将PCIe总线信号转换为局部总线信号，有利于下级FPGA电路的控制与通讯处理，方便实现通讯协议；PCIe接ロ局部时钟产生及同步分配电路用于为PCIe接ロ电路的局部总线端和FPGA控制単元之间的通讯提供參考时钟； PCIe接ロ配置电路用于存储PCIe接ロ电路的配置内容，在产品上电复位后，供PCIe接ロ电路自动加载； FPGA控制单元用于对上位机通过PCIe接ロ电路所下达的各种命令的解析，井根据不同的命令实现不同的逻辑操作，包括数据上传和数据下传操作，并与SMbus总线主控制电路进行通讯控制； SMbus总线控制电路用于实现PXIe标准所要求的SMbus总线控制器的功能，并对PXIe总线进行管理； PXIe Slotl 4路X4接ロ电路按照PXIe的标准要求提供4路PCIe X4信号组，所述PCIe X4信号组包括4路PCIe參考时钟的接ロ、PXIe机箱系统开机检测信号PWRBTN#以及电源输出控制信号PS0N#。
2.根据权利要求I所述的PXIe零槽控制器，其特征在于 第一 PCIe交换开关包括PCIe交换开关芯片(Ul)，所述PCIe交换开关芯片(Ul)的上游PCIe X8端ロ连接计算机的PCIe插槽，下游的端ロ连接第一信号直电路； 所述第二配置电路包括第一存储芯片(U2)，所述第一存储芯片(U2)与PCIe交换开关芯片(Ul)连接，PCIe交换开关芯片(Ul)从第一存储芯片(U2)中读取PCIe交换开关芯片(Ul)配置内容； 第一信号隔直电路包括电容(C31-C38、C92-C99、C39-C54)，所述电容分别连接交换开关芯片(Ul)和PCIe X4远距离传输接ロ电路； 所述第一复位处理电路包括第一复位芯片(U3)和第一缓冲芯片(U7),第一复位芯片(U3)连接计算机PCIe插槽中的复位信号输出端，第一缓冲芯片(U7)的输入管脚连接第一复位芯片(U3)的复位信号输出端。
3.根据权利要求I或2所述的PXIe零槽控制器，其特征在于 所述PCIe參考时钟同步分配及阻抗匹配电路包括第一时钟分配芯片(U6)和匹配阻抗电路，所述阻抗电路包括电路(R29-R34、R39-R44)，所述第一时钟分配芯片(U6)的时钟输入端连接PCIe插槽的时钟信号输出端，所述第一时钟分配芯片(U6)的输出端分别连接PCIe交换开关芯片(Ul)和PCIe X4远距离传输接ロ电路，所述匹配阻抗电路设置在第一时钟分配芯片(U6)的时钟输入端和PCIe插槽的时钟信号输出端之间。
4.根据权利要求3所述的PXIe零槽控制器，其特征在于 所述第一 PCIe X4远距离传输接ロ电路包括第一 PCIe传输接ロ(Jl)和第二 PCIe传输接ロ(J2)，所述第一 PCIe传输接ロ(Jl)和第二 PCIe传输接ロ(J2)均与第一信号隔直电路连接。
5.根据权利要求4所述的PXIe零槽控制器，其特征在于 所述第二PCIe X4远距离传输接ロ电路包括插件(JlOl)，所述插件(JlOl)与第二信号隔直电路连接， 综合复位处理电路包括第一逻辑芯片(Ulll)、第二复位芯片(U112)、第二缓冲芯片(U113)，第三复位芯片(U124)以及第ニ逻辑芯片(U125)，所述第一逻辑芯片(Ulll)、第二复位芯片(U112)、第二缓冲芯片(U113)，第三复位芯片(U124)和第二逻辑芯片(U125)的输入端与PCIe X4远距离传输接ロ电路连接，其输出端连接PCIe交换开关芯片、PCIe接ロ电路、FPGA控制单元以及SMbus总线控制电路。
6.根据权利要求5所述的PXIe零槽控制器，其特征在于 所述第二 PCIe參考时钟同步分配及阻抗匹配电路包括第二时钟分配芯片(U120)和第二阻抗匹配电路，所述第二阻抗匹配电路包括电阻(R80-R91、R96-R107)，所述第二时钟分配芯片(U120)的时钟输入端连接PCIe X4远距离传输接ロ电路，所述第二时钟分配芯片(U120)的时钟输出端连接第二 PCIe交换开关、PCIe接ロ电路和PXIe Slotl 4路X4接ロ电路。
7.根据权利要求6所述的PXIe零槽控制器，其特征在于 所述电源监测及指示电路包括电压监测芯片(U119)和电源状态指示灯驱动芯片(Ul14)； 所述第二 PCIe交换开关电路包括第二 PCIe交换开关芯片(UlOl)，所述第二 PCIe交換开关芯片(UlOl)的PCIe信号输入端与第二信号隔直电路连接； 所述第二配置电路包括第二存储芯片(U102)，所述第二存储芯片(U102)与第二 PCIe交换开关芯片(UlOl)连接，PCIe交换开关芯片(UlOl)从第二存储芯片(U102)从读取配置内容； 所述第二信号隔直电路包括电容(C41-C48、C51-C82)，所述电容连接第二 PCIe交换开关芯片(UlOl)和第二 PCIe X4远距离传输接ロ电路； 所述PCIe接ロ电路包括PCIe接ロ芯片(U103)，所述PCIe接ロ芯片(U103)的PCIe信号端连接第二 PCIe交换开关芯片(UlOl)； 所述PCIe接ロ局部时钟产生及同步分配电路包括晶振芯片(U109)和时钟分配芯片(UllO)，晶振芯片(U109)的时钟输出端连接时钟分配芯片(UllO)的时钟输入端； PCIe接ロ配置电路包括第三存储芯片(U104)和第四存储芯片(U105)，所述第三存储芯片(U104)和第四存储芯片(U105)均与和PCIe接ロ芯片(U103)连接。
8.根据权利要求7所述的PXIe零槽控制器，其特征在于 所述FPGA控制单元包括FPGA芯片(U106)和FPGA配置芯片(U107)，所述FPGA配置芯片(U107)与FPGA芯片(U106)连接，FPGA芯片(U106)均与PCIe接ロ芯片(U103)的局部总线端和SMbus总线控制电路连接； 所述SMbus总线控制电路包括SMbus主控芯片(U108)，所述SMbus主控芯片(U108)与FPGA芯片(U106)连接，SMbus主控芯片(U108)连接PXIe Slotl4路X4接ロ电路。
全文摘要
本发明涉及PXIe零槽控制器，包括安装在台式计算机或工控机上的基于PCIe X4以上接口的PCIe板卡和安装在PXIe机箱中基于PXIe总线标准的Slot1接口定义的PXIe板卡，所述PCIe板卡和PXIe板卡之间通过电缆连接；基于PXIe总线标准和目标，本发明提供一种PXIe零槽控制器，主要用来实现台式计算机或工控机直接控制由PXIe机箱和功能板卡构成的自动化PXIe测试系统。
文档编号G06F11/267GK102654847SQ20111043695
公开日2012年9月5日 申请日期2011年12月20日 优先权日2011年12月20日
发明者李伟, 李光辉, 苏佳斌, 苗胜, 郭恩全 申请人:陕西海泰电子有限责任公司