专利名称：电源保护电路的制作方法
技术领域：
本发明涉及一种电源保护电路。
背景技术：
现有的计算机电源都符合高级配置与电源管理接口(Advanced Configurationand Power Management Interface, ACPI)。ACPI 规范定义了 SO S5 六种系统工作模式，其中SO表示系统正常工作；S1表示待机模式(standby)，此状态下CPU停止工作，其他的芯片及总线设备都处于工作状态；S2表示电源待机模式(power standby)，此状态下CPU与总线设备停止工作，其他芯片都处于工作状态；S3表示浅休眠模式(suspend to RAM)，此状态下除了内存需要电源来保持资料外，其他的设备、装置全部停止供电；S4表示深度休眠(suspend to disk)模式,此状态下系统将所有位于内存中的资料存放到硬盘当中；S5表示关机(shutdown)模式，此状态下系统的所有设备、装置全部停止工作。在不同的系统工作模式下，计算机电源输出的电源类型是不一样的，如在S3状态下，计算机电源只输出Standby电压，在SO状态下，计算机电源的所有电压均正常输出。计算机运行时都是通过从内存中获取数据，如果在计算机启动时无法从内存中获取数据，则直接导致计算机无法启动。例如，当计算机从SO状态到S4或S5状态时，由于某些原因将导致计算机主板上的内存控制芯片记录一些错误信息，如UVP (UnderstandVoltage Protect)保护,如此则可能导致计算机后续无法正常开机。具体来说,如果内存控制芯片的电源还未关闭，而内存控制芯片由于接收到使能信号后已停止工作，如此将使得内存控制芯片在下次启动时出现错误。
发明内容
鉴于以上内容，有必要提供一种对内存控制芯片进行保护的电源保护电路。一种电源保护电路，包括:
一控制器，当一计算机处于开机模式时，输出高电平的控制信号；当计算机处于深度休眠或关机模式时，输出低电平的控制信号；
一开关电路，包括一第一电子开关及一第二电子开关，该第一电子开关的第一端用于接收该控制器发出的控制信号，第二端接地，第三端连接于一电源，还连接于该第二电子开关的第一端，该第二电子开关的第二端连接于该电源，当该开关电路接收到高电平的控制信号时，该第一电子开关的第二端与第三端导通，该第二电子开关的第二端与第三端导通；当该开关电路接收到低电平的控制信号时，该第一电子开关及第二电子开关均截止；
一内存控制芯片，包括一通过该开关电路连接至一电源的电源引脚及一使能引脚，当使能引脚接收到高电平时，该内存控制芯片工作；当使能引脚接收到低电平时，该内存控制芯片不工作；以及
一延时电路，包括一延时芯片及一第一电容，该延时芯片的信号输入引脚用于接收该控制器发出的控制信号，该延时芯片的电压检测引脚及电源引脚均与该电源相连，接地引脚接地，该延时芯片的延时引脚通过该第一电容接地，当延时芯片的电压检测引脚及信号输入引脚均为高电平时，其复位输出引脚经过一段延时时间之后输出高电平的使能信号至该内存控制芯片的使能引脚。上述电源保护电路通过通过该开关电路有效的保证了该内存控制芯片的电源引脚在开机模式直接与该电源接通；在深度休眠或关机模式下时通过该延时电路的延时作用，使得该内存控制芯片在计算机退出深度休眠或关机模式时保证该内存控制芯片的电源引脚先断电，如此避免了该内存控制芯片从深度休眠或关机模式返回开机模式时发生工作错误的可能。
图1是本发明电源保护电路的较佳实施方式的电路图。主要元件符号说明
权利要求
1.一种电源保护电路，包括: 一控制器，当一计算机处于开机模式时，输出高电平的控制信号；当计算机处于深度休眠或关机模式时，输出低电平的控制信号； 一开关电路，包括一第一电子开关及一第二电子开关，该第一电子开关的第一端用于接收该控制器发出的控制信号，第二端接地，第三端连接于一电源，还连接于该第二电子开关的第一端，该第二电子开关的第二端连接于该电源，当该开关电路接收到高电平的控制信号时，该第一电子开关的第二端与第三端导通，该第二电子开关的第二端与第三端导通；当该开关电路接收到低电平的控制信号时，该第一电子开关及第二电子开关均截止； 一内存控制芯片，包括一通过该开关电路连接至一电源的电源引脚及一使能引脚，当使能引脚接收到高电平时，该内存控制芯片工作；当使能引脚接收到低电平时，该内存控制芯片不工作；以及 一延时电路，包括一延时芯片及一第一电容，该延时芯片的信号输入引脚用于接收该控制器发出的控制信号，该延时芯片的电压检测引脚及电源引脚均与该电源相连，接地引脚接地，该延时芯片的延时引脚通过该第一电容接地，当延时芯片的电压检测引脚及信号输入引脚均为高电平时，其复位输出引脚经过一段延时时间之后输出高电平的使能信号至该内存控制芯片的使能引脚。
2.如权利要求1所述的电源保护电路，其特征在于:该第一电子开关为一N沟道场效应管或一 NPN三极管，当该第一电子开关为N沟道场效应管时，其栅极、源极以及漏极分别对应第一电子开关的第一端、第二端及第三端，当该第一电子开关为一 NPN三极管时，其基极、发射极及集电极分别对应第一电子开关的第一端、第二端及第三端。
3.如权利要求1所述的电源保护电路，其特征在于:该第二电子开关为一P沟道场效应管或一 PNP三极管，当该第二电子开关为P沟道场效应管时，其栅极、源极以及漏极分别对应第二电子开关的第一端、第二端及第三端，当该第二电子开关为PNP三极管时，其基极、发射极及集电极分别对应第二电子开关的第一端、第二端及第三端。
4.如权利要求1所述的电源保护电路，其特征在于:该开关电路还包括一第一电阻、一第二电阻及一第三电阻，该第一电子开关的第一端通过该第一电阻来接收该控制器发送的控制信号，第三端通过该第二电阻连接于该电源，该第二电子开关的第二端通过该第三电阻连接于该电源。
5.如权利要求1所述的电源保护电路，其特征在于:该延时电路还包括一第二电容、一第四电阻及一第五电阻，该第五电阻的一端接地，另一端通过该第四电阻连接于该电源，该第四与第五电阻的节点处连接于该延时芯片的电压检测引脚，还通过该第二电容接地。
6.如权利要求1所述的电源保护电路，其特征在于:该延时电路还包括一第三电容，该电源通过该第三电容接地。
7.如权利要求1所述的电源保护电路，其特征在于:该延时电路还包括一第六电阻，该延时芯片的信号输入引脚还通过该第六电阻连接于该电源。
8.如权利要求1所述的电源保护电路，其特征在于:该延时电路还包括一第七电阻，该延时芯片的复位输出引脚通过该第七电阻连接于该电源。
9.如权利要求1所述的电源保护电路，其特征在于:该控制器为一复杂可编程逻辑器。
全文摘要
一种电源保护电路，包括一控制器、一开关电路、一内存控制芯片及一延时电路；当一计算机处于开机模式时，该控制器输出高电平的控制信号；当计算机处于深度休眠或关机模式时，该控制器输出低电平的控制信号；当开关电路接收到高电平的控制信号时，该开关电路导通；当该开关电路接收到低电平的控制信号时，该开关电路断开；该内存控制芯片包括一电源引脚及一使能引脚，当接收到高电平的控制信号时，该延时电路输出高电平的使能信号；当接收到低电平的控制信号时，该延时电路延时一定的时间之后输出低电平的使能信号。本发明电源保护电路通过该开关电路及延时电路避免了该内存控制芯片从深度休眠或关机模式返回开机模式时发生工作错误的可能。
文档编号G06F1/30GK103186222SQ20111045013
公开日2013年7月3日 申请日期2011年12月29日 优先权日2011年12月29日
发明者葛婷, 付迎宾 申请人:鸿富锦精密工业(深圳)有限公司, 鸿海精密工业股份有限公司