利用封装上的输入/输出接口互连在封装中封装的芯片与晶片的制造方法与工艺

本发明涉及输入/输出架构和接口。更具体地说，本发明实施例涉及高带宽封装上的输入/输出架构和接口。

背景技术：
使用常规输入/输出(I/O)接口进行芯片之间的高带宽互连需要相当大的功率和芯片面积。从而，在需要较小芯片面积和/或减小功耗的应用中，这些常规接口不符合需要。附图说明本发明的实施例在附图的各图中通过示例而非限制进行阐明，附图中相似的附图标记是指类似的元素。图1是在至少两个芯片之间具有封装上的输入/输出(OPIO)接口的多芯片封装(MCP)的一个实施例的框图。图2是封装的组件之间的接口的一个实施例的框图。图3是组件之间的接口内的连接的一个实施例。图4是当电流流动时本文讨论的接口的端接布置的一个实施例的电路图。图5是当没有电流流动时本文讨论的接口的端接布置的一个实施例的电路图。图6是电子系统的一个实施例的框图。具体实施方式在如下说明书中，阐述了众多特定细节。然而，本发明的实施例在没有这些特定细节的情况下也可实践。在其它实例中，众所周知的电路、结构和技术尚未详细示出，以免模糊了对此说明书的理解。本文描述的是封装上的I/O(OPIO)接口，其通过以非常低功率、面积和等待时间在多芯片封装(MCP)中的芯片之间提供非常高带宽I/O而解决了常规I/O接口的问题。OPIO例如可用于互连处理器与存储器(eDRAM/DRAM)、另一过程、芯片集、图形处理器或者MCP中的任何其它芯片，其中与常规I/O相比，按位的能量和按带宽效率的面积低了一个数量级。本文描述的接口的各种实施例包含一个或多个如下组件：(1)在MCP中的IC芯片之间具有比较小的晶片与晶片间隙的单端、高速I/O接口(例如CMOS接口)；(2)没有端接或具有非常弱端接并且没有均衡的阻抗匹配的传送器(例如CMOS传送器)；(3)信号群集的转发时钟信号，具有长度匹配的路由选择以最小化或消除按引脚偏差补偿（de-skew）；和/或(4)减小的静电放电(ESD)保护(例如70V)以提供较低的焊盘电容和较高的数据速率。MCP中的紧密芯片组装实现了非常短的长度匹配的I/O迹线，这又使本文描述的OPIO架构能够使用简化的单端I/O和钟控电路来减小功率、面积和等待时间而以高带宽运行。在一个实施例中，具有最小凸块间距的高速单端I/O减小了用于所需带宽的凸块限制的硅面积。在一个实施例中，使用没有接收器端接或具有弱接收器端接并且没有均衡的CMOS传送器和接收器可减小I/O功率。由于周密的长度匹配的路由选择减小了时钟功率，因此可实现具有按信号群集的转发时钟的简化钟控，并且没有按引脚偏差补偿。从而，本文描述的OPIO架构以非常低的功率、面积和等待时间在芯片之间提供了高带宽。具有OPIO的MCP提供了产品、过程和晶片面积灵活性，而无需相当大的功率和面积开销。本文描述的OPIO架构还可对于以较低数据速率的小形状因子的移动应用扩展成具有全ESD保护的紧密分立封装。可以较高数据速率使用多级(例如M-PAM)信令以保持时钟频率下降。图1是在至少两个芯片之间具有封装上的输入/输出(OPIO)接口的多芯片封装(MCP)的一个实施例的框图。图1的示例阐明了具有接口的两个芯片；然而，可使用本文描述的技术互连封装内的任何数量的芯片。封装100可以是可含有多个集成电路芯片的任何类型封装。在图1的示例中，封装100含有芯片120和芯片140。这些芯片例如可以是处理器、存储器芯片、图形处理器等。在一个实施例中，芯片120包含OPIO传送器125和OPIO接收器130。类似地，芯片140包含OPIO传送器145和OPIO接收器150。传送器125与接收器150耦合，而传送器145与接收器130耦合。在一个实施例中，芯片120与芯片140之间的间隙175比较小。在一个实施例中，间隙175小于20mm。在一个实施例中，间隙175小于10mm。在一个实施例中，间隙175近似3mm。在一个实施例中，间隙175小于3mm。一般而言，间隙175越小，在芯片之间可提供的带宽越大。在一个实施例中，在传送器125与接收器150之间以及在传送器145与接收器130之间的接口是单端的，比较高速的接口。在一个实施例中，接口是芯片120与芯片140之间的CMOS接口。在一个实施例中，传送器125和传送器145是阻抗匹配的CMOS传送器，并且未提供端接或均衡。在一个实施例中，传送器125和传送器145是阻抗匹配的CMOS传送器，并且提供了非常弱的端接，而未提供均衡。在一个实施例中，对于信号群集，传送转发时钟信号。在一个实施例中，在传送器与接收器之间提供了长度匹配的路由选择。在一个实施例中，为芯片120与芯片140之间的接口提供了最小静电放电(ESD)保护(小到70伏特)。在一个实施例中，使用没有接收器端接或具有弱接收器端接并且没有均衡的CMOS传送器和接收器可减小I/O功率。由于周密的长度匹配的路由选择减小了时钟功率，因此可实现具有按信号群集的转发时钟的简化钟控，并且没有按引脚偏差补偿。从而，本文描述的架构以非常低的功率、面积和等待时间在芯片之间提供了高带宽。本文描述的架构还可对于以较低数据速率的小形状因子的移动应用扩展成具有全ESD保护的紧密分立封装。可以较高数据速率使用多级(例如M-PAM)信令以保持时钟频率下降。使用常规输入/输出(I/O)接口将处理器晶片连接到外部存储器晶片需要相当大的功率和芯片面积，并且可能在预算的功率、面积和/或等待时间内并未提供充分的带宽用于高性能处理器高速缓存或者存储器。晶片上的高速缓冲存储器仅能提供部分解决方案。上面描述的架构例如可用于将单个封装内的一个晶片上的处理器核连接到另一晶片上的存储器或高速缓存以提供具有低功耗的很高带宽。存储器例如可以是动态随机存取存储器(DRAM)、嵌入式DRAM(eDRAM)、堆叠DRAM、非易失性存储器(例如闪存、相变存储器(PCM))等。在一个实施例中，本文描述的接口与传统I/O接口相比可提供低一个数量级的按位的能量和按带宽效率的面积。本文描述的架构的各种实施例可包含一个或多个如下项：使用高带宽、低功率接口(例如相对于图1描述的接口)连接的处理器晶片以及一个或多个存储器晶片(例如DRAM、eDRAM、堆叠的DRAM、闪存、PCM)。在一个实施例中，多个存储器器件(例如DRAM、eDRAM、堆叠DRAM、闪存、PCM)可连接到单个高带宽、低功率接口。在一个实施例中，逻辑电路可用于将多个较低带宽连接(例如多个直通硅通孔(TSV)接口)组合成单个高带宽低功率接口。在另一实施例中，存储器器件例如可以是堆叠DRAM，而不是堆叠非易失性存储器。多芯片封装内的处理器晶片以及一个或多个存储器或高速缓存晶片的紧密组装可支持短的长度匹配的I/O接口，其使用高速I/O接口实现了高带宽、低功率传送。这些接口可使用减小功率、面积和等待时间的简化的单端线路和钟控电路。具有最小凸块间距的高速单端I/O接口减小了用于所支持带宽的凸块限制的硅面积。由于减小时钟功率的长度匹配的路由选择，具有按信号群集的转发时钟的简化钟控可提供无按引脚的偏差补偿。图1的接口被优化成在比较紧密地定位在封装内的两个晶片之间操作。然而，可能不需要耦合晶片与封装的组件，以将芯片120和芯片140也驻留在封装外壳内。当提供到封装的晶片的接口时，必须考虑不同物理特性。本文描述的接口可提供高带宽、低功率，以将封装的晶片例如连接到可处于封装内的存储器器件(动态随机存取存储器(DRAM)、堆叠DRAM)。在一个实施例中，一个或多个晶片可在组装在另一封装内之前被封装。封装例如可以是球栅阵列(BGA)封装或晶圆级封装。由于附加封装，这些器件与未封装的嵌入式DRAM(eDRAM)相比可经历较高串扰以及较长通道以容纳在集成散热器外部的存储器堆叠。随后的接口可构建在上面描述的OPIO架构上以允许通道具有较高串扰和较长长度，同时维持封装中互连的高带宽、低功率性质。图2是封装的组件之间的接口的一个实施例的框图。图2的示例包含与装在单独封装中的器件(例如一个或多个存储器组件)耦合的一个封装中的主机(例如处理器)。图1的接口一般用在单个封装内；然而，类似的概念可应用于封装之间的接口。图1的接口提供了主机200与器件275之间的高带宽、低功率接口和架构。在一个实施例中，器件275内的一个或多个组件可利用图1的接口。图2的示例包含堆叠的存储器器件；然而，也可支持其它类型器件。在图2的示例中，主机200和器件275单独封装。封装例如可以是可组装在另一封装上或另一封装内的球栅阵列(BGA)封装或晶圆级封装。由于附加封装，这些器件可遭受增大的串扰和更长的通道。图2的架构支持这些通道，同时维持与图1接口类似的高带宽、低功率接口。在一个实施例中，图2的接口包含可调谐源端接的接收器、数据/命令的数据总线反转(DBI)编码、读出放大器接收器和/或差分转发时钟(以克服时钟噪声和接收器训练)。在一个实施例中，主机200包含通过封装接口(例如BGA)和线路220与器件275耦合的传送器215和接收器210。器件封装230包含与线路220耦合的副本接收器245和传送器240。在一个实施例中，传送器240和接收器245通过封装接口235与线路220耦合。封装接口235提供封装230与逻辑缓冲器250之间的接口。在一个实施例中，逻辑缓冲器250利用相对于图1描述的接口与DRAM堆叠260耦合。图3是组件之间的接口内的连接的一个实施例。图3的示例只是一个配置。使用本文描述的概念也可支持许多其它备选。在一个实施例中，图3的配置可与图2的接口一起使用；然而，它也可与图1的接口一起使用。处理器300可具有与数据总线310、命令/控制总线315和边带总线320对应的传送器和接收器。器件395还具有用于数据总线380、命令/控制总线385和边带总线390的对应传送器和接收器。在一个实施例中，数据总线可包含从器件395到处理器300的72个数据线路330和4个时钟线路332，以及从处理器300到器件395的72个数据线路334和4个时钟线路336。数据线路和/或时钟线路可组织为群集。在备选实施例中，可支持不同数量的数据线路和/或时钟线路。在一个实施例中，命令/控制总线可包含从器件395到处理器300的时钟线路340、奇偶/校正线路342和4个读DBI线路344，以及从处理器300到器件395的4个写DBI线路348、1个CBI线路350和1个时钟线路352。在一个实施例中，命令总线346从处理器300向器件395传送命令。在备选实施例中，可支持不同数量的线路。在一个实施例中，边带总线可包含从器件395到处理器300的INIT线路362和TAP线路368，以及从器件395到处理器300的INIT线路360和热信息线路364以及TAP线路366。在备选实施例中，可支持不同数量的边带线路。图4是当电流流动时本文讨论的接口的端接布置的一个实施例的电路图。图4阐明了当低压施加到晶体管415的栅极以允许电流从电源400流过传送线路430以传送信息位时的情形。电阻器440表示接收器端接，而电容器445表示接收器的电容性负载。在一个实施例中，接收器端接在50欧姆到100欧姆范围内。在一个实施例中，接收器端接是可调谐的。接收器件还包含电源400，而电容器450表示器件的电容。接收器件还包含电源400，而电容器405和450表示I/O供电网的电容。图5是当没有电流流动时本文讨论的接口的端接布置的一个实施例的电路图。图5阐明了当高压施加到晶体管515的栅极以阻止电流从电源500流过传送线路530以传送信息位时的情形。电阻器540表示接收器端接，而电容器545表示接收器的电容性负载。在一个实施例中，接收器端接在50欧姆到100欧姆范围内。在一个实施例中，接收器端接是可调谐的。接收器件还包含电源500，而电容器550表示器件的电容。接收器件还包含电源500，而电容器505和550表示I/O供电网的电容。在一个实施例中，数据总线反转(DBI)方案与本文描述的接口一起使用。DBI方案可操作以减小接口的总体功耗。在一个实施例中，DBI方案按DBI位利用18位，使得一次最多开关9条道。也可利用其它DBI方案。在一个实施例中，通过本文描述的接口转发的时钟信号可以是差分时钟信号。这比使用单端时钟信号可提供较低功耗和较低复杂性。在一个实施例中，相位采样器训练可与接口一起使用。图6是电子系统的一个实施例的框图。图6中阐明的电子系统意图表示各种电子系统(或者有线的或者无线的)，例如包含平板装置、智能电话、台式计算机系统、膝上型计算机系统等。备选电子系统可包含更多、更少和/或不同的组件。图6中阐明的其中一个或多个组件可利用本文描述的OPIO架构互连。例如，可互连多个处理器芯片或者处理器和高速缓冲存储器或者动态随机存取存储器等。电子系统600包含总线605或传递信息的其它通信装置以及耦合到总线605的可处理信息的处理器610。电子系统600可包含多个处理器和/或协处理器。电子系统600还可包含耦合到总线605的随机存取存储器(RAM)或其它动态存储装置620(称为存储器)，并且可存储可由处理器610执行的信息和指令。存储器620也可用于在处理器610执行指令期间存储临时变量或其它中间信息。电子系统600也可包含只读存储器(ROM)和/或耦合到总线605的可存储用于处理器610的静态信息和指令的其它静态存储装置630。数据存储装置640可耦合到总线605以存储信息和指令。数据存储装置640(诸如磁盘或光盘以及对应驱动)可耦合到电子系统600。电子系统600也可经由总线605耦合到显示器装置650，其可以是向用户显示信息的任何类型显示器装置，例如触摸屏。输入装置660可以是允许用户向电子系统600提供输入的任何类型接口和/或装置。输入装置可包含硬按钮和/或软按钮、语音输入或扬声器输入以向处理器610传递信息和命令选择。电子系统600还可包含可用于支持由电子系统600提供的功能性的传感器670。传感器670例如可包含陀螺仪、接近传感器、光传感器等。可支持任何数量的传感器和传感器类型。电子系统600还可包含网络接口680（一个或多个）以提供对网络(诸如局域网)的访问。网络接口680例如可包含具有天线685的无线网络接口，天线685可表示一个或多个天线。网络接口680（一个或多个）例如也可包含有线网络接口以经由网络电缆687与远程装置通信，网络电缆687例如可以是以太网电缆、同轴电缆、光纤电缆、串行电缆或并行电缆。在一个实施例中，网络接口680（一个或多个）例如可通过遵循IEEE802.11b和/或IEEE802.11g和/或IEEE802.11n标准来提供对局域网的访问，和/或无线网络接口例如可通过遵循蓝牙标准来提供对个域网的访问。也可支持其它无线网络接口和/或协议。IEEE802.11b对应于1999年9月16日批准的题为“局域和城域网，部分II:无线LAN介质访问控制（MAC）和物理层（PHY）规范:2.4GHz频带中的更高速物理层扩展”的IEEEStd.802.11b-1999以及相关文档。IEEE802.11g对应于2003年6月27日提交的题为“局域和城域网，部分II:无线LAN介质访问控制（MAC）和物理层（PHY）规范，修订6:2.4GHz频带中的进一步更高速率扩展”的IEEEStd.802.11g-2003以及相关文档。蓝牙协议在由蓝牙特别兴趣小组公司在2001年2月22日公布的“蓝牙系统规范:核心,版本1.1”中描述。也可支持蓝牙标准的关联的以及先前的或随后的版本。除了凭借无线LAN标准的通信之外或者代替这些标准，网络接口680（一个或多个）例如可使用时分多址(TDMA)协议、全球移动通信系统(GSM)协议、码分多址(CDMA)协议和/或任何其它类型无线通信协议提供无线通信。在说明书中提到“一个实施例”或“实施例”意思是结合该实施例描述的具体特征、结构或特性可包含在本发明的至少一个实施例中。在说明书中各处出现的短语“在一个实施例中”不一定全都指同一实施例。虽然本发明已经依据几个实施例进行了描述，但本领域技术人员将认识到，本发明不限于所描述的实施例，而是可用在所附权利要求书的精神和范围内的修改和改变来实践。从而，描述被视为说明性的，而不是限制性的。