专利名称：接口装置和布线基板的制作方法
技术领域：
本发明涉及接口装置和布线基板，更详细地说，涉及可进行高速串行传输的PCI-Express或USB3. 0等的接口装置和安装了该装置的布线基板。
背景技术：
近年来，在以个人计算机(PC)为首的信息处理装置的领域中，利用了PCI-Express (快速外围组件互连，以下称为PCI_e)或USB (通用串行总线)3. 0等的高速串行传输方式的接口装置成为产品化。该PCI-e采用串行传输方式而没有采用以往的并行传输方式，将PCI-e的一条串行通信线称为通道(lane)，根据需要而使用多个通道而实现高速化。在PCI-eGen2中，实现最大5Gbps的数据传输速度。图3是表示搭载了 PCI-e接口的以往的接口装置的结构的方框图。图中，101是系统控制器，102是PIPE (用于PCI Express的PHY接口结构)接口桥(以下，称为PIPE I/F桥)，105是PIPE接口(以下，称为PIPE I/F)。这里，PIPE I/F是能够进行高速的并行总线通信的I/F，且是用于连接搭载了 PCS (物理编码子层)功能的PHY (物理层)芯片和搭载了 MAC (媒体接入控制层)功能的FPGA或ASIC之间的标准的I/F。PIPE I/F 桥 102 包括 PIPE-PHY 桥 103 和 PCI_e PHY I/F104，PIPE-PHY 桥 103 包括P-S (并行-串行)变换部103a、FIF0 (先进先出)103b、以及桥控制部103c。PCI_e PHYI/F104是用于连接对应于PCI-e的设备的PCI-e接口(物理层)。系统控制器101包括 PCI-e控制器IOla,该PCI-e控制器IOla和PIPE-PHY桥103经由PIPE I/F105而连接。由于PCI-e PHY I/F104是串行通信接口，PIPE I/F105是并行通信接口，所以通过P-S变换部103a相互地进行串行-并行变换。图3的结构是以往的一般的I通道的PCI-e接口的结构，经由PIPE I/F105而连接了 PCI-e控制器IOla和PCI-e PHY I/F104。通过使用作为标准I/F的PIPE，开发端点设备的厂家(vendor)或提供MAC层的IP (知识产权)核心的厂家等能够基于公共的传输协议来进行开发。此外，USB3.0是基于上述的PCI-eGen2的技术而开发的，相对于前一版本的USB2. 0的最大480Mbps，实现最大5Gbps的数据传输速度，实现了大幅的高速化。在USB2. 0中，在上行和下行的双方向上切换使用一条差动传输路径，但在USB3.0中，上行和下行分别使用专用的差动传输路径，能够同时进行双向的通信。这个技术在PCI-e等的高速串行通信中是一般的方法。USB3. 0和PCI-e采用若干个同等的技术，例如，作为为了高速化的技术而采用LVDS(低电压差分信号)或CRU(时钟恢复单元)等的技术。LVDS是使用两条传输路径的差动信号传输方式，且是将并行信号变换为低电压差动的串行信号而传输的方式。在USB3. 0中，与PCI-e同等地，规定为差动信号的振幅最低0. 8V、最高I. 2V。此外，关于CRU，在USB3.0中，与PCI-e同等地，采用时钟被嵌入数据信号中的嵌入时钟方式。都在标准上决定了这些技术。上述的USB作为用于连接PC与周边设备的通用接口而被普及，但目前的大多数PC都标准配备了 USB2. O，认为USB3. O也会今后逐渐普及。此外，也有除了该USB以外还标准配备了 PCI-e的PC，例如在日本特开2009-9564号公报中，记载了将PCI-e用的连接器和USB2. 0用的连接器共用化的技术。由此，通过不同标准的PCI-e和USB2. 0共用一个连接器，从而能够选择性地连接对应于PCI-e的外部设备或者对应于USB2. 0的外部设备。这里，由于高速地进行数据传输，上述的PCI-e和USB3. 0对PIPE接口的数据传输定时的规格(specification)也设定了严格的制约。因此，在想要将这两个串行通信接口安装到PC等的信息处理装置的情况下，需要对PCI-e、USB3. 0分别设置一个系统共计两个系统的PIPE接口，端子数增加，且两个系统都要受到规格上的制约，所以存在基板面积增大的问题。图4表示在搭载了 PCI-e接口和USB3.0接口时的以往的接口装置的结构。如图4所示，与 PCI-e 同等地，USB3. 0 包括USB3. 0 控制器 101a’、PIPEI/F桥 102’、PIPE-PHY 桥 103，、P-S 变换部 103a，、FIF0103b’、桥控制部 103c，、USB3. OPHY I/F104’、以及PIPE I/F105’。由此，在安装PCI-e和USB3.0的双方的情况下，分别设置PIPE接口，所以增加了端子数、增大了基板面积。相对于此，在标准上，PCI-e的特性接口(也称为差动阻抗)包括制造上的误差而被规定为100Q ±10%，USB3. 0的差动阻抗也被规定为与此同等的90 Q ±7 Q。此外，关于动作电压等的电特性，在PCI-e和USB3.0中被规定为同等的电特性。并且，关于连接MAC层和PHY层的PIPE接口的规格，在PCI-e和USB3. 0中也是同等的。因此，在安装PCI_e和USB3. 0的情况下，能够共用一个PIPE接口，由此，认为能够减小基板面积。此外，在设定了在产品上搭载PCI-e和USB3. 0中的一个的情况下，若一旦进行PCI-e的PIPE接口的布线，则当然不能使用USB3.0。因此，之后产生设计变更，变更 为USB3. 0的情况下，重新进行PIPE接口的布线。针对这样的情况，也认为若在PCI-e和USB3.0中共用PIPE接口而能够选择其中一个串行通信接口，则能够灵活地应对之后的设计变更。但是，在目前的以往技术中，还没有提出在PCI-e和USB3. 0中共用PIPE接口的技术思想，所以还不能解决上述的问题。此外，在上述的日本特开2009-9564号公报中记载的技术只不过是将PCI-e的连接器和USB2. 0的连接器共用化，并没有提及PCI-e和USB3. 0中的PIPE接口的共用化。
发明内容
本发明的目的在于，提供一种在安装PCI-e或USB3. 0等的标准不同的2个串行通信接口时，能够对设计变更等进行灵活的应对且能够减小基板面积的接口装置以及安装了该装置的布线基板。本发明的目的在于，提供一种接口装置，包括第一串行通信接口、并行通信接口的规格与该第一串行通信接口同等的第二串行通信接口、以及用于控制所述第一串行通信接口和所述第二串行通信接口的控制器，其特征在于，所述接口装置包括设置了所述第一串行通信接口和所述第二串行通信接口的桥部，该桥部经由一个所述并行通信接口，选择性地切换所述第一串行通信接口或者所述第二串行通信接口与所述控制器之间的连接。本发明的其他目的在于，提供一种接口装置，其特征在于，所述控制器包括用于控制所述第一串行通信接口的第一控制器、用于控制所述第二串行通信接口的第二控制器、以及用于将所述第一控制器或者所述第二控制器连接到所述并行通信接口的连接控制部。本发明的其他目的在于，提供一种接口装置，其特征在于，所述连接控制部根据来自所述第一控制器或者所述第二控制器的指示，输出用于切换所述第一串行通信接口或者所述第二串行通信接口与所述并行通信接口的连接的切换信号，所述桥部基于从所述连接控制部输出的切换信号，切换所述第一串行通信接口或者所述第二串行通信接口与所述并行通信接口的连接。本发明的其他目的在于，提供一种接口装置，其特征在于，所述桥部包括变换部，该变换部相互地变换所述第一串行通信接口或者所述第二串行通信接口的串行信号与所述并行通信接口的并行信号。本发明的其他目的在于，提供一种接口装置，其特征在于，所述第一串行通信接口是PCI-Express方式的接口，所述第二串行通信接口是USB3. 0方式的接口，所述并行通信接口是PIPE接口。 本发明的其他目的在于，提供一种安装了所述接口装置的布线基板。
图I是表示包括本发明的接口装置的信息处理装置的结构例的方框图。图2是表示本发明的接口装置的结构例的方框图。图3是表示搭载了 PCI-e接口的以往的接口装置的结构的方框图。图4是表示在搭载了 PCI-e接口和USB3.0接口时的以往的接口装置的结构的方框图。
具体实施例方式以下，参照
本发明的接口装置和安装了该装置的布线基板的优选的实施方式。图I是表示包括本发明的接口装置的信息处理装置的结构例的方框图。该信息处理装置是一般的PC等，且包括接口装置I、CPU5、存储器6、PCI-e设备7以及USB3. 0设备8而构成。接口装置I由系统控制器2、PIPE接口桥(PIPE I/F桥)3以及PIPE接口(PIPEI/F) 4构成。PIPE I/F桥3包括PIPE-PHY桥31、PCI-e PHY接口(PCI_e PHY I/F) 32、USB3. OPHY接口(USB3.0PHY I/F)33。在 PCI_e PHY I/F32 上连接了 PCI_e 设备 7，在 USB3. OPHY I/F33上连接了 USB3. 0设备8。另外，该PHY意味着物理层(PHYsical layer)。系统控制器2相当于本发明的控制器，包括相当于控制PCI-e PHY I/F32的本发明的第一控制器的PCI-e控制器21、相当于控制USB3. OPHY I/F33的本发明的第二控制器的USB3. 0控制器22。在该系统控制器2上连接了 CPU5和存储器6。在本实施方式中，PIPE I/F桥3和系统控制器2经由一个PIPE I/F4而连接，PIPEI/F4相当于本发明的并行通信接口，由PCI-e控制器21和USB3. 0控制器22共用化。即，这些PCI-e控制器21、USB3. 0控制器22 —边进行仲裁(总线调停)，一边通过时分方式使用一个 PIPE I/F4。PCI-e PHY I/F32相当于本发明的第一串行通信接口。USB3. OPHY I/F33相当于本发明的第二串行通信接口，且PIPE接口的规格与PCI-e PHY I/F32同等。另外，若PIPE接口的规格与PCI-e PHY I/F32同等，则还可以应用USB3. O以外的串行通信I/F。PIPE I/F桥3相当于本发明的桥部，经由一个PIPE I/F4选择性地切换PCI-e PHYI/F32或者USB3.0PHY I/F33与系统控制器2之间的连接。即，通过时分方式共用一个PIPEI/F4。另外，在本实施方式中，示出了包括2个串行通信接口的结构，但也可以是包括3个以上的串行通信接口的结构。图2是表示图I所示的接口装置I的详细结构例的方框图。系统控制器2包括用于控制PCI-e PHY I/F32的PCI-e控制器21、用于控制USB3. 0PHYI/F33的USB3. 0控制器
22、以及用于将PCI-e控制器21或者USB3.0控制器22连接到PIPE I/F4的PIPE控制部
23。PIPE控制部23相当于本发明的连接控制部，与PIPEI/F4连接的同时，经由PIPE I/F24与PCI-e控制器21连接，进一步经由内部PIPE I/F25与USB3. 0控制器22连接。PIPE控制部23使PCI-e控制器21或者USB3. 0控制器22中的一个选择性地连接到PIPE I/F4。具体地说，基于来自PCI-e控制器21、USB3. 0控制器22的PIPE总线使用请求，为了进行总线调停，在与PCI-e控制器21之间发送接收总线使用请求信号REQl和总线使用许可信号ACKl，在与USB3. 0控制器22之间发送接收总线使用请求信号REQ2和总线使用许可信号ACK2。PIPE I/F桥3包括PIPE-PHY桥31，PIPE-PHY桥31包括用于相互地变换PCI_ePHY I/F32或者USB3. OPHY I/F33的串行信号和PIPE I/F4的并行信号的P-S变换部31a、用于缓存以便为了能够在P-S变换部31a和桥控制部31c之间高效地传输数据的FIF031b、用于使PCI-e PHY I/F32或者USB3. OPHY I/F33桥连接到PIPE I/F4的桥控制部31c、用于缓存以便为了能够在桥控制部31c和PCI-e PHY I/F32之间高效地传输数据的FIF031d、31e、以及用于缓存以便为了能够在桥控制部31c和USB3. OPHY I/F33之间高效地传输数据的 FIF031f、31g。桥控制部31c对PCI-e PHY I/F32发送差动信号TX，并从PCI_e PHY I/F32接收差动信号RX。同样地，桥控制部31c对USB3. OPHY I/F33发送差动信号TX，并从USB3. OPHYI/F33接收差动信号RX。由于这些PCI-e PHY I/F32和USB3. OPHY I/F33的PIPE接口的规格同等，所以能够共用一个PIPE I/F4。由于在PCI-e和USB3. 0中，支持所谓的即插即用功能，所以若连接对应设备，则能够自动地识别这些。在本例的情况下，PIPE I/F桥3的PCI-e PHYI/F32以及USB3. OPHYI/F33成为插槽(slot)，若在各个插槽中安装了 PCI-e设备7、USB3. 0设备8，则桥控制部31c自动地识别这些设备，并将表示有设备的连接的连接信号发送到系统控制器2的PIPE控制部23。关于解除了设备的连接的情况下也是同等的，桥控制部31c自动地识别设备的连接解除，并将表示这个情况的解除信号发送到系统控制器2的PIPE控制部23。如上所述，在系统控制器2中，能够识别是否对PCI-e PHY I/F32、USB3. OPHY I/F33分别连接了对应设备的连接状态。这里，PIPE控制部23根据来自PCI-e控制器21或者USB3. 0控制器22的指示，输出用于切换PCI-e PHY I/F32或者USB3. OPHY I/F33与PIPE I/F4的连接的切换信号(图中，相当于模式切换信号)。然后，桥控制部31c基于从PIPE控制部23输出的模式切换信号，切换PCI-e PHY I/F32或者USB3. OPHY I/F33与PIPE I/F4的连接。该模式切换信号是用于识别经由PIPE I/F4而发送接收的信号(数据)是PCI-e的信号还是USB3. O的信号的信号，例如若经由PIPE I/F4而发送接收的信号(数据)是PCI-e则输出“高”，若是USB3. O则输出“低”。具体地说，在对PCI-e设备I或者USB3. 0设备8发送数据的情况下，通过用户的操作等而指定成为数据的发送目的地的设备(PCI-e设备7或者USB3. 0设备8)。此外，在从PCI-e设备7或者USB3. 0设备8接收数据的情况下，同样通过用户的操作等而指定成为数据的发送源的设备(PCI-e设备7或者USB3. 0设备8)。然后，上述指定的设备的与串行通信I/F对应的控制器(PCI-e控制器21或者USB3. 0控制器22)对PIPE控制部23发送总线使用请求信号REQ，对此，PIPE控制部23发回总线使用许可信号ACK。由此，确立PCI-e控制器21或者USB3. 0控制器22与PIPE控制部23之间的连接。然后，PIPE控制部23根据来自PCI-e控制器21或者USB3. 0控制器22的指示，将用于切换PCI-e PHY I/F32或者USB3. OPHY I/F33与PIPE I/F4之间的连接模式切换信号输出到桥控制部31c。例如，在对PCI-e设备7发送数据的情况下，在确立了 PCI-e控制器21与PIPE控制部23的连接之后，根据来自PCI-e控制器21的指示，PIPE控制部23作为向PCI_e切换的模式切换信号而对桥控制部31c输出“高”。在桥控制部31c中，接收该模式切换信号“高”，并根据接收到的模式切换信号“高”，切换到与PCI-e PHY I/F32的连接，确立PCI_e控制器21与PCI-e PHYI/F32的连接路径。由此，能够经由PIPE I/F4对在PCI_e PHY I/F32上安装的PCI-e设备7发送数据。此外，在对USB3. 0设备8发送数据的情况下，在确立了 USB3. 0控制器22与PIPE控制部23的连接之后，根据来自USB3. 0控制器22的指示，PIPE控制部23作为向USB3. 0切换的模式切换信号而对桥控制部31c输出“低”。在桥控制部31c中，接收该模式切换信号“低”，并根据接收到的模式切换信号“低”，切换到与USB3. OPHY I/F33的连接，确立USB3. 0控制器22与USB3. OPHY I/F33的连接路径。由此，能够经由PIPE I/F4对在USB3. OPHYI/F33上安装的USB3. 0设备8发送数据。从PCI-e设备7或者USB3. 0设备8接收数据的情况也基本同等，例如在从PCI_e设备7接收数据的情况下，在确立了 PCI-e控制器21与PIPE控制部23的连接之后，根据来自PCI-e控制器21的指示，PIPE控制部23作为向PCI_e切换的模式切换信号而对桥控制部31c输出“高”。在桥控制部31c中，接收该模式切换信号“高”，并根据接收到的模式切换信号“高”，切换到与PCI-e PHY I/F32的连接，确立PCI-e控制器21与PCI-e PHY I/F32的连接路径。由此，能够经由PIPE I/F4从在PCI-e PHY I/F32上安装的PCI_e设备7接收数据。此外，在从USB3. 0设备8接收数据的情况下，在确立了 USB3. 0控制器22与PIPE控制部23的连接之后，根据来自USB3. 0控制器22的指示，PIPE控制部23作为向USB3. 0切换的模式切换信号而对桥控制部31c输出“低”。在桥控制部31c中，接收该模式切换信号“低”，并根据接收到的模式切换信号“低”，切换到与USB3. OPHY I/F33的连接，确立USB3. 0控制器22与USB3. OPHY I/F33的连接路径。由此，能够经由PIPE I/F4从在USB3. OPHYI/F33上安装的USB3. 0设备8接收数据。如上所述，系统控制器2能够根据用户的操作，将模式切换信号输出到PIPE-PHY、桥31，切换桥控制部31c的路径。由于系统控制器2与图I的信息处理装置侧的CPU5连接，所以在用户从操作部(未图示)指定了设备时，CPU5检测出这个情况，CPU5控制系统控制器2。例如，在用户指定了 PCI-e设备7的情况下，CPU5指示系统控制器2，使得输出与PCI-e设备7对应的模式切换信号。以上，说明了接口装置I以及包括接口装置I的信息处理装置的实施方式，但由于接口装置I能够安装在布线基板上，所以本发明也可以作为安装了接口装置I的布线基板的方式。具体地说，也可以是安装了构成接口装置I的系统控制器2和PIPE I/F桥3的布线基板的方式。由此，根据本发明，由于在PCI-e I/F和USB3.0I/F中，PIPE接口的规格同等，所以能够共用一个PIPE接口。由此，能够将系统控制器的端子数削减至大至一半，能够减小基板面积。此外，由于设置了用于选择性地切换PCI-el/F的路径和USB3. 0I/F的路径的桥，所以能够灵活地应对设计变更等。以上，根据本发明，在安装PCI-e或USB3.0等的标准不同的2个串行通信接口时， 通过在PCI-e和USB3. 0中共用PIPE接口的同时，设置了用于选择性地切换PCI_e和USB3. 0的桥部，从而能够灵活地应对设计变更等，降低端子数且减小基板面积。
权利要求
1.一种接口装置，包括第一串行通信接口、并行通信接口的规格与该第一串行通信接口同等的第二串行通信接口、以及用于控制所述第一串行通信接口和所述第二串行通信接口的控制器，其特征在于， 所述接口装置包括设置了所述第一串行通信接口和所述第二串行通信接口的桥部，该桥部经由一个所述并行通信接口，选择性地切换所述第一串行通信接口或者所述第二串行通信接口与所述控制器之间的连接。
2.如权利要求I所述的接口装置，其特征在于， 所述控制器包括用于控制所述第一串行通信接口的第一控制器、用于控制所述第二串行通信接口的第二控制器、以及用于将所述第一控制器或者所述第二控制器连接到所述并行通信接口的连接控制部。
3.如权利要求2所述的接口装置，其特征在于， 所述连接控制部根据来自所述第一控制器或者所述第二控制器的指示，输出用于切换所述第一串行通信接口或者所述第二串行通信接口与所述并行通信接口的连接的切换信号，所述桥部基于从所述连接控制部输出的切换信号，切换所述第一串行通信接口或者所述第二串行通信接口与所述并行通信接口的连接。
4.如权利要求I所述的接口装置，其特征在于， 所述桥部包括变换部，该变换部相互地变换所述第一串行通信接口或者所述第二串行通信接口的串行信号与所述并行通信接口的并行信号。
5.如权利要求I所述的接口装置，其特征在于， 所述第一串行通信接口是PCI-Express方式的接口，所述第二串行通信接口是USB3. O方式的接口，所述并行通信接口是PIPE接口。
6.一种布线基板，安装了权利要求I所述的接口装置。
全文摘要
本发明提供一种接口装置和布线基板。在安装PCI-e或USB3.0等的标准不同的2个串行通信接口时，能够对设计变更等进行灵活的应对，且减小基板面积。接口装置包括PCI-ePHYI/F、PIPEI/F的规格与PCI-ePHYI/F同等的USB3.0PHYI/F、以及用于控制PCI-ePHYI/F和USB3.0PHYI/F的系统控制器。接口装置包括设置了PCI-ePHYI/F和USB3.0PHYI/F的PIPEI/F桥，PIPEI/F桥经由一个PIPEI/F，选择性地切换PCI-ePHYI/F或者USB3.0PHYI/F与系统控制器之间的连接。
文档编号G06F13/40GK102750250SQ20121011481
公开日2012年10月24日 申请日期2012年4月18日 优先权日2011年4月18日
发明者中岛朋纪, 城野雅之 申请人:夏普株式会社