通用串行总线装置及其制造方法
【专利摘要】本发明涉及一种通用串行总线装置，包括：电路板组件，其包括第一电路板以及设置在电路板组件上的存储芯片和控制芯片，第一电路板具有相对设置的前端和后端以及相对设置的第一表面和第二表面，第一表面上设置有若干个金手指，存储芯片和控制芯片设置在第二表面上；塑封壳体，至少设置在第二表面上，并包封住所述存储芯片和控制芯片；及电源组件，电性连接至电路板组件未被塑封壳体包封的部分并暴露在外界。由于塑封壳体未完全包封电路板组件且电源组件暴露在外界，因此，不仅减小了通用串行总线装置的整体尺寸，降低了制造成本，还提高了散热性能，也有利于后期的维修。
【专利说明】通用串行总线装置及其制造方法
【技术领域】
[0001]本发明涉及一种通用串行总线装置，尤其涉及一种USB闪存驱动器。
[0002]本发明还涉及一种制造上述通用串行总线装置的制造方法。
【背景技术】
[0003]通用串行总线(Universal Serial Bus, USB)是连接计算机系统与外部设备的一个串口总线标准，也是一种输入输出接口技术规范，被广泛应用于个人计算机和移动设备等信息通讯产品，并扩展至摄影器材、数字电视(机顶盒)、游戏机等其它相关领域。
[0004]从1996年推出USB1.0版本以来，经历了 USB1.1、USB2.0版本，目前已经发展到USB3.0版本。各个版本的主要区别在于最大传输速率的不同。最早的USB1.0版本传输速率为1.5Mbps (192KB/S)，主要用于人机接口设备，例如键盘、鼠标、游戏杆等。于1998年推出的USB1.1传输速率达到了 12Mbps(l.5MB/s)，号称全速USB。而2000年推出的USB2.0传输速率更得到了进一步地提升，达到480Mbps ^OMB/s)的高速速率。目前最新的USB3.0号称具有5Gbps (640MB/s)的超高速速率，是USB 2.0的10倍。
[0005]USB闪存驱动器(USB Flash Drive，UFD)又称U盘，是一种采用USB接口的无需物理驱动器的微型高容量移动存储产品。它采用的存储介质为闪存(Flash Memory)，不需要额外的驱动器，而是将驱动器及存储介质合二为一，只要接上计算机上的USB接口就可独立地存储读写数据。与USB3.0相应地，目前最新一代的UFD为UFD3.0。
[0006]现有的UFD3.0制造需先将控制芯片、存储芯片、电源组件逐个封装起来，然后再焊接到电路板上，最后通过塑封 壳体将电路板、控制芯片、存储芯片、电源组件一体包封。此种方式制造工艺复杂，并且造成了封装后的产品体积较大，加工成本高。而由于电源组件与控制芯片、存储芯片共同塑封在内部，在使用时，电源组件与控制芯片、存储芯片之间易产生信号之间的串扰现象，并且长时间使用后，影响电源组件的散热性。又由于电源组件内置，当电源组件损坏时，就需要先将塑封壳体打开，然后找到电源组件再进行维修。所以，传统的工艺制造的产品维修时，维修过程繁复。
[0007]有鉴于此，有必要对现有的通用串行总线装置及其制造方法予以改进以解决上述问题。
【发明内容】
[0008]本发明的目的之一在于提供一种通用串行总线装置，其尺寸小、制造成本较低，散热性能好，同时便于后期的维修。
[0009]本发明的另一目的在于提供一种制造上述通用串行总线装置的方法。
[0010]为实现上述发明目的之一，本发明采用如下技术方案:一种通用串行总线装置，包括:
电路板组件，包括第一电路板以及设置在电路板组件上的存储芯片和控制芯片，所述第一电路板具有相对设置的前端和后端以及相对设置的第一表面和第二表面，所述第一表面上设置有若干个金手指，所述存储芯片和控制芯片设置在所述第二表面上；
塑封壳体，至少设置在第二表面上，并包封住所述存储芯片和控制芯片；及 电源组件，电性连接至所述电路板组件未被所述塑封壳体包封的部分并暴露在外界。
[0011]作为本发明的进一步改进，所述第一表面未被所述塑封壳体包封，并且所述电源组件以表面焊接方式焊接在所述第一表面上。
[0012]作为本发明的进一步改进，所述电路板组件还包括以表面焊接方式焊接于所述第一表面上的晶体振荡器。
[0013]作为本发明的进一步改进，所述若干个金手指至少设置成两排，包括靠近前端设置的4个第一金手指和位于所述第一金手指后方的5个第二金手指，所述第一金手指和第二金手指的排列方式符合USB 3.0介面标准。
[0014]作为本发明的进一步改进，所述电路板组件还包括第二电路板，所述第二电路板包括相对设置的首端和尾端、以及相对设置的上表面和下表面，所述下表面以表面焊接方式焊接在所述第一表面上，所述上表面未被塑封壳体包封，并且所述电源组件以表面焊接方式焊接在所述上表面上。
[0015]作为本发明的进一步改进，所述电路板组件还包括以表面焊接方式焊接于所述上表面上的晶体振荡器。
[0016]作为本发明的进一步改进，所述若干个金手指至少设置成两排，包括靠近前端设置的4个第一金手指和位于所述第一金手指后方的5个第二金手指，所述第一金手指和第二金手指的排列方式符合USB 3.0介面标准。
[0017]作为本发明的进一步改进，所述第二电路板的长度短于所述第一电路板的长度，所述第二金手指成型在所述第二电路板上并向外突伸超出所述第二电路板的首端且贴靠在所述第一表面上。
[0018]为实现上述另一发明目的，还发明还可以采用如下技术方案:一种通用串行总线装置的制造方法，包括如下步骤:
提供电路板，所述电路板具有相对设置的前端和后端以及相对设置的第一表面和第二表面，且在所述第一表面上设置有若干个金手指；
提供电源组件、及存储芯片和控制芯片，将电源组件以表面焊接方式焊接在所述第一表面，将存储芯片和控制芯片以表面焊接方式焊接在所述第二表面；及
通过注塑在所述电路板的第二表面形成塑封壳体以包封住所述存储芯片和控制芯片，所述电源组件未被所述塑封壳体包封且暴露在外界。
[0019]作为本发明的进一步改进，在提供电源组件的同时，还提供晶体振荡器，将晶体振荡器以表面焊接方式焊接在所述第一表面，所述晶体振荡器未被所述塑封壳体包封且暴露在外界。
[0020]作为本发明的进一步改进，所述若干个金手指至少设置成两排，包括靠近所述前端设置的4个第一金手指和位于所述第一金手指后方的5个第二金手指，所述第一金手指和第二金手指的排列方式符合USB 3.0介面标准。
[0021]为实现上述另一发明目的，还发明还可以采用如下技术方案:一种通用串行总线装置的制造方法，包括如下步骤:
提供第一电路板，所述第一电路板具有相对设置的前端和后端以及相对设置的第一表面和第二表面，且在所述第一表面上设置有若干个第一金手指；
提供存储芯片和控制芯片，将存储芯片和控制芯片以表面焊接方式焊接在所述第二表面上，并通过引线与所述第一电路板电性连接；
通过注塑在所述第一电路板的第二表面形成塑封壳体以包封住所述存储芯片和控制
-H-* I I
心片；
提供第二电路板，所述第二电路板具有相对设置的首端和尾端以及相对设置的上表面和下表面，且在所述第二电路板上设置有若干个第二金手指；
提供电源组件，将电源组件以表面焊接方式焊接在所述上表面；及将所述第二电路板的下表面以表面焊接方式焊接于所述第一电路板的第一表面上，且所述第二金手指位于所述第一金手指的后方。
[0022]作为本发明的进一步改进，在提供电源组件的同时，还提供晶体振荡器，将晶体振荡器以表面焊接方式焊接在所述上表面。
[0023]作为本发明的进一步改进，所述第二电路板的长度短于所述第一电路板的长度，所述第二金手指向外突伸超出所述第二电路板的首端且贴靠在所述第一电路板的第一表面上。
[0024]作为本发明的进一步改进，所述第一金手指的数量为4个，所述第二金手指的数量为5个,所述第一金手指和第二金手指的排列方式符合USB 3.0介面标准。
[0025]与现有技术相比，本发明的有益效果在于:由于塑封壳体未完全包封电路板组件且电源组件暴露在外界，因此，不仅减小了本发明通用串行总线装置的整体尺寸，降低了制造成本，还提高了散热性能，也有利于后期的维修。
【专利附图】
【附图说明】
[0026]图1为本发明实施例一中通用串行总线装置的结构示意图。
[0027]图2为图1中通用串行总线装置的分解图。
[0028]图3为图1中第一电路板的结构示意图。
[0029]图4为图1中第二电路板的结构示意图。
[0030]图5为图1中通用串行总线装置的制造工艺流程图。
[0031]图6为本发明实施例二中通用串行总线装置的结构示意图。
[0032]图7为图6中通用串行总线装置的分解图。
[0033]图8为图6中第一电路板的结构示意图。
[0034]图9为图6中通用串行总线装置的制造工艺流程图。
【具体实施方式】
[0035]实施例一:
请参见图1至图4，本发明第一实施例的通用串行总线装置包括电路板组件(未标示)、包封在电路板组件上的塑封壳体2、以及设置在电路板组件上的电源组件3。该电源组件3暴露在外界。下面对本实施例中的各部件及各部件之间的相互关系进行详细描述。
[0036]电路板组件包括第一电路板11、与第一电路板11电性连接的第二电路板12、一存储芯片13和一控制芯片14、以及晶体振荡器15。所述第二电路板12的长度短于第一电路板11的长度。通过该第一电路板11和第二电路板12实现双通道连接。该电路板组件各部件的具体结构如下:
第一电路板11具有相对设置的前端111和后端112、相对设置的第一表面113和第二表面114、以及成型在第一表面113上并排成一排的4个第一金手指115。4个第一金手指115具有自第一表面113向外暴露的第一电性接触面1151。除本实施例外,该第一金手指115也可以为焊接至第一表面113上的弹性金属接触片(未图示)。
[0037]第二电路板12具有相对设置的首端121和尾端122、相对设置的上表面123和下表面124、以及成型在第二电路板12上并于第一金手指115后方排成一排的5个第二金手指125。5个第二金手指125具有暴露在外界并沿第一电路板11厚度方向上位于第一金手指115上方的第二电性接触面1251。在此，第二金手指115为片状体，且向外突伸超出第二电路板12的首端121并贴靠于第一电路板11的第一表面113上。除本实施例外，该第二金手指125可以采用于上表面123上焊接金属接触片(未图示)作为金手指或者焊接弹性金属接触片来实现。在此，第二电路板12的下表面124以表面焊接方式焊接于第一电路板11的第一表面113上。
[0038]存储芯片13和控制芯片14设置在第二表面114上。该存储芯片13和控制芯片14以表面焊接方式焊接于第二表面114上。除本实施例外，存储芯片13和控制芯片14也可以为多个。
[0039]晶体振荡器15以表面焊接方式焊接于第二电路板12的上表面123上。
[0040]上述第一金手指115靠近第一电路板11的前端111，并且第一金手指115和第二金手指125的排列方式符合USB 3.0介面标准。在本实施例中，由于第一电路板11和第二电路板12为焊接叠加设计并且分别直接在第一电路板11和第二电路板12上直接形成第一金手指115和第二金手指125，所以，本通用串行总线装置与现有技术相比，具有结构简单，使用寿命延长，并且可降低生产制造成本的优点。
[0041]塑封壳体2设置在第二表面114上，并包封住存储芯片13和控制芯片14。在此，上表面123为未被塑封壳体2包封的部分。由于上述已提到晶体振荡器15设置在上表面123，所以，晶体振荡器15暴露在外界。该塑封壳体2采用注塑工艺实现。
[0042]电源组件3电性连接至电路板组件的第二电路板12的上表面123上。由于上表面123为未被塑封壳体2包封的部分，所以该电源组件3暴露在外界。电源组件3以表面焊接方式焊接于上表面123上。由于塑封壳体2未完全包封住电路板组件并且电源组件3暴露在外界，所以本实施例中的通用串行总线装置与现有技术相比，不仅减小了整体尺寸，降低了制造成本，还提高了散热性能，也有利于后期的维修。除上述优点以外，由于电源组件3与存储芯片13和控制芯片14分别设置在两个不同的表面，所以还降低了信号之间的串扰。
[0043]在此需要说明的是，晶体振荡器15设计成暴露在外界的原因与该电源组件3暴露在外界的原因相同。当然，对于该晶体振荡器15也可以同存储芯片13和控制芯片14 一样设置在第二表面114上，并通过塑封壳体2包封住。
[0044]除上述部件以外，电路板组件中还包括电容(未标示)、电阻(未标示)等被动组件17，在本实施例中，该被动组件17同电源组件3、晶体振荡器15 —样设置在上表面123上，即暴露在外界。通过将被动组件17暴露在外界，可减少工艺和降低成本。当然，除本实施例外，也可将被动组件17同存储芯片13和控制芯片14 一样设置在第二表面114上，并通过塑封壳体2包封住。
[0045]以下请结合见图5所示的工艺流程图对本实施例一中的通用串行总线装置的制造方法做详细描述。
[0046]提供一电路板阵列(步骤511)，以适应大规模制造，在本实施例中，电路板阵列包括若干个于同一平面上排列设置的第一电路板11，每块第一电路板11具有相同的构造，且后续形成的产品工艺也相同，所以下面仅以其中一块为例进行说明，如图2、图3所示的结构，第一电路板11具有相对设置的前端111和后端112、相对设置的第一表面113和第二表面114、以及成型在第一电路板11上并排成一排的4个第一金手指115。4个第一金手指115具有自第一表面113向外暴露的第一电性接触面1151。
[0047]提供一个存储芯片13和一个控制芯片14 (步骤512)。存储芯片13和控制芯片14以表面焊接方式焊接到第一电路板11的第二表面114上(步骤513 )。在此，该存储芯片13和控制芯片14为本领域技术人员常用的电子器件，故不对其进行详细说明。除本实施例夕卜，也可以将多个存储芯片13和控制芯片14焊接到第二表面114上。
[0048]请结合图2，在存储芯片13、控制芯片14与第一电路板11之间通过引线16来实现电性连接(步骤514)。
[0049]通过注塑成型在第一电路板11的第二表面114上形成塑料壳体2 (步骤515)，以包封住通过前述步骤已经设置在第二表面114上的存储芯片13和控制芯片14。
[0050]提供另一电路板阵列(步骤521)，以适应大规模制造，在本实施例中，该另一电路板阵列包括若干个于同一平面上排列设置的第二电路板12，每块第二电路板12具有相同的构造，且后续形成的产品工艺也相同，所以下面仅以其中一块为例进行说明，如图2、图4所示的结构，第二电路板12的长度短于第一电路板11的长度，第二电路板12的宽度与第一电路板11的宽度相同。第二电路板12具有相对设置的首端121和尾端122、相对设置的上表面123和下表面124、以及成型在第二电路板12上并排成一排的5个第二金手指125,5个第二金手指125具有暴露在外界的第二电性接触面1251，在此，第二金手指115为片状体，并向外突伸超出第二电路板12的首端121且贴靠于第一电路板11的第一表面113上。
[0051]提供被动组件17(步骤522)，并将被动组件17焊接到第二电路板12的上表面123上(步骤523)。本领域普通技术人员所熟知的是，被动组件17是相对于主动组件而言的，主要是指不影响信号基本特征，仅让信号通过而未加以更动的无源器件，通常包括有电阻、电容等。本实施方式中,被动组件17可通过表面焊接技术(Surface Mounted Technology,SMT)焊接到上表面123上。即于上表面123上的相应位置处预先放置焊料；然后，被动组件17贴装到上表面123的相应位置；通过回流焊设备使焊料熔化，从而将被动组件17牢固地焊接到上表面123上。由于SMT技术为本领域普通技术人员所熟知，所以 申请人:在此不再予以赘述。
[0052]提供电源组件3和晶体振荡器15 (步骤524)，电源组件3和晶体振荡器15以表面焊接方式焊接到第二电路板12的上表面123上(步骤525)。电源组件3、晶体振荡器15也可以通过引线(未图标)将电源组件3、晶体振荡器15与第二电路板12电性连接。
[0053]焊接通过分别完成上述步骤的第一电路板11和第二电路板12 (步骤53)，主要是将第二电路板12的下表面124以表面焊接方式焊接于第一电路板11的第一表面113上；并使得第一金手指115靠近前端111，第二金手指125位于第一金手指115的后方，第二电性接触面1251沿第一电路板11厚度方向上位于第一电性接触面1151上方。第二金手指125贴靠于第一电路板11的第一表面113上。在此,在第一电路板11上的4个第一金手指115和在第二电路板12上的5个第二金手指125的排列方式符合USB 3.0介面标准。
[0054]最后，在塑封壳体2上进行激光打标，如标记公司名、存储容量等信息(步骤54)。随后，将产品切割(步骤55)，然后经电气性能测试打包(步骤56)，完成产品的制造。
[0055]实施例二:
请参见图6至图8，本发明第二实施例的通用串行总线装置包括电路板组件(未标示)、包封在电路板组件上的塑封壳体2’、以及设置在电路板组件上的电源组件3’。该电源组件3 ’与实施例一中电源组件3 —样暴露在外界。下面对本实施例中的各部件及各部件之间的相互关系进行详细描述。
[0056]电路板组件包括第一电路板11’，设置在第一电路板11’上的一存储芯片13’和一控制芯片14’、以及晶体振荡器15’。与实施例一有所不同，在本实施例中，电路板组件内仅有一块电路板，故实现单通道连接。该电路板组件各部件的具体结构如下:
第一电路板11’具有相对设置的前端111’和后端112’、相对设置的第一表面113’和第二表面114’、以及成型在第一表面113’上并排成一排且靠近前端111’设置的4个第一金手指115’和设置在第一表面113’上并位于第一金手指115’后方的5个第二金手指125’。4个第一金手指115’具有自第一表面113’向外暴露的第一电性接触面1151’。5个第二金手指125’为片状体，其以表面焊接方式焊接于第二表面113’上。第一金手指115’和第二金手指125’的排列方式符合USB 3.0介面标准。除本实施例外，该第一金手指115’也可以为焊接至第一表面113’上的弹性金属接触片。
[0057]存储芯片13’和控制芯片14’设置在第二表面114’上。该存储芯片13’和控制芯片14’以表面焊接方式焊接于第二表面114’上。
[0058]晶体振荡器15’以表面焊接方式焊接于第一表面113’上。
[0059]塑封壳体2设置在第二表面114’上，并包封住存储芯片13’和控制芯片14’。在本实施例中，第一表面113’为未被塑封壳体2’包封的部分。由于上述已提到晶体振荡器15’设置在第一表面113’，所以晶体振荡器15’暴露在外界。该塑封壳体2’采用注塑工艺实现。
[0060]电源组件3’电性连接至第一电路板11’的第一表面113’上。由于第一表面113’为未被塑封壳体2’包封的部分，所以该电源组件3’暴露在外界。电源组件3’以表面焊接方式焊接于第一表面113’上。由于塑封壳体2’未完全包封电路板组件并且电源组件3’暴露在外界，所以本实施例的通用串行总线装置与现有技术相比，不仅减小了整体尺寸，降低了制造成本，还提高了散热性能，也有利于后期的维修。除上述优点以为，由于电源组件3’与存储芯片13’、控制芯片14’设置在不同表面上，所以降低了信号之间的串扰。
[0061]在此需要说明的是，晶体振荡器15’设计成暴露在外界的原因与该电源组件3’暴露在外界的原因相同。当然对于该晶体振荡器15’也可以同存储芯片13’和控制芯片14’一样设置在第二表面114’上，并通过塑封壳体2’包封。
[0062]除上述部件以外，同实施例一样，在电路板组件中还包括电容(未标示)、电阻(未标示)等被动组件17’，在本实施例中，该被动组件17’同电源组件3’、晶体振荡器15’一样设置在第一表面113’上，即暴露在外界。通过将被动组件17’暴露在外界，可减少工艺和降低成本。当然，除上述实施例外，也可将被动组件17’同存储芯片13’和控制芯片14’ 一样设置在第二表面114’上，并通过塑封壳体2’包封。
[0063]以下请结合见图9所示的工艺流程图对本实施例二中的通用串行总线装置的制造方法做详细描述。
[0064]提供一电路板阵列(步骤611)，以适应大规模制造，在本实施例中，电路板阵列包括若干个于同一平面上排列设置的第一电路板11’，每块第一电路板11’具有相同的构造，且后续形成的产品工艺也相同，所以下面仅以其中一块为例进行说明，如图6、图8所示的结构，第一电路板11’具有相对设置的前端111’和后端112’、相对设置的第一表面113’和第二表面114’、成型在第一表面113’上并排成一排的4个第一金手指115’、以及已设置在第一表面113’上并排成一排的5个第二金手指125’。4个第一金手指115’具有自第一表面113’向外暴露的第一电性接触面1151’。第一金手指115’靠近前端111’设置，第二金手指125’位于第一金手指115’后方，第一金手指115’和第二金手指125’的排列方式符合USB 3.0介面标准。
[0065]提供一存储芯片13’和一控制芯片14’(步骤612)，存储芯片13’和控制芯片14’以表面焊接方式焊接到第二表面114’上(步骤613)。在此，该存储芯片13’和控制芯片14’为本领域技术人员常用的电子器件，故不对其进行详细说明。
[0066]请结合图7，于存储芯片13’和控制芯片14’与电路板11’之间通过引线16’来实现电性连接(步骤614)。
[0067]提供被动组件17’(步骤615)，并将被动组件17’焊接到第一表面113’上(步骤616)。此工艺步骤与实施例一相似，故不再予以赘述。
[0068]提供电源组件3’和晶体振荡器15’(步骤617)，电源组件3’和晶体振荡器15’以表面焊接方式焊接到第一表面113’上(步骤618)。电源组件3’和晶体振荡器15’与第一电路板11’之间也可通过引线(未图示)电性连接。
[0069]通过注塑成型在第一电路板11’的第二表面114’上形成塑料壳体2’(步骤620)，以包封住通过上述步骤已经设置在第二表面114’上的存储芯片13’和控制芯片14’。
[0070]最后，在塑封壳体2’上进行激光打标，如标记公司名、存储容量等信息(步骤621)。随后，将产品切割(步骤622)，然后经电气性能测试打包(步骤623)，完成产品的制造。
[0071]尽管为示例目的，已经公开了本发明的优选实施方式，但是本领域的普通技术人员将意识到，在不脱离由所附的权利要求书公开的本发明的范围和精神的情况下，各种改进、增加以及取代是可能的。
【权利要求】
1.一种通用串行总线装置，其特征在于:该装置包括: 电路板组件，包括第一电路板以及设置在电路板组件上的存储芯片和控制芯片，所述第一电路板具有相对设置的前端和后端以及相对设置的第一表面和第二表面，所述第一表面上设置有若干个金手指，所述存储芯片和控制芯片设置在所述第二表面上； 塑封壳体，至少设置在第二表面上，并包封住所述存储芯片和控制芯片；及 电源组件，电性连接至所述电路板组件未被所述塑封壳体包封的部分并暴露在外界。
2.根据权利要求1所述的通用串行总线装置，其特征在于:所述第一表面未被所述塑封壳体包封，并且所述电源组件以表面焊接方式焊接在所述第一表面上。
3.根据权利要求2所述的通用串行总线装置，其特征在于:所述电路板组件还包括以表面焊接方式焊接于所述第一表面上的晶体振荡器。
4.根据权利要求1至3中任意一项所述的通用串行总线装置，其特征在于:所述若干个金手指至少设置成两排，包括靠近前端设置的4个第一金手指和位于所述第一金手指后方的5个第二金手指，所述第一金手指和第二金手指的排列方式符合USB 3.0介面标准。
5.根据权利要求1所述的通用串行总线装置，其特征在于:所述电路板组件还包括第二电路板，所述第二电路板包括相对设置的首端和尾端、以及相对设置的上表面和下表面，所述下表面以表面焊接方式焊接在所述第一表面上，所述上表面未被塑封壳体包封，并且所述电源组件以表面焊接方式焊接在所述上表面上。
6.根据权利要求5所述的通用串行总线装置，其特征在于:所述电路板组件还包括以表面焊接方式焊接于所述上 表面上的晶体振荡器。
7.根据权利要求5或6所述的通用串行总线装置，其特征在于:所述若干个金手指至少设置成两排，包括靠近前端设置的4个第一金手指和位于所述第一金手指后方的5个第二金手指，所述第一金手指和第二金手指的排列方式符合USB 3.0介面标准。
8.根据权利要求7所述的通用串行总线装置，其特征在于:所述第二电路板的长度短于所述第一电路板的长度，所述第二金手指成型在所述第二电路板上并向外突伸超出所述第二电路板的首端且贴靠在所述第一表面上。
9.一种通用串行总线装置的制造方法，其特征在于:该方法包括如下步骤: 提供电路板，所述电路板具有相对设置的前端和后端以及相对设置的第一表面和第二表面，且在所述第一表面上设置有若干个金手指； 提供电源组件、及存储芯片和控制芯片，将电源组件以表面焊接方式焊接在所述第一表面，将存储芯片和控制芯片以表面焊接方式焊接在所述第二表面；及 通过注塑在所述电路板的第二表面形成塑封壳体以包封住所述存储芯片和控制芯片，所述电源组件未被所述塑封壳体包封且暴露在外界。
10.根据权利要求9所述的通用串行总线装置的制造方法，其特征在于:在提供电源组件的同时，还提供晶体振荡器，将晶体振荡器以表面焊接方式焊接在所述第一表面，所述晶体振荡器未被所述塑封壳体包封且暴露在外界。
11.根据权利要求9或10所述的通用串行总线装置的制造方法，其特征在于:所述若干个金手指至少设置成两排，包括靠近所述前端设置的4个第一金手指和位于所述第一金手指后方的5个第二金手指，所述第一金手指和第二金手指的排列方式符合USB 3.0介面标准。
12.一种通用串行总线装置的制造方法，其特征在于:该方法包括如下步骤: 提供第一电路板，所述第一电路板具有相对设置的前端和后端以及相对设置的第一表面和第二表面，且在所述第一表面上设置有若干个第一金手指； 提供存储芯片和控制芯片，将存储芯片和控制芯片以表面焊接方式焊接在所述第二表面上，并通过引线与所述第一电路板电性连接； 通过注塑在所述第一电路板的第二表面形成塑封壳体以包封住所述存储芯片和控制-H-* I I心片； 提供第二电路板，所述第二电路板具有相对设置的首端和尾端以及相对设置的上表面和下表面，且在所述第二电路板上设置有若干个第二金手指； 提供电源组件，将电源组件以表面焊接方式焊接在所述上表面；及将所述第二电路板的下表面以表面焊接方式焊接于所述第一电路板的第一表面上，且所述第二金手指位于所述第一金手指的后方。
13.根据权利要求12所述的通用串行总线装置的制造方法，其特征在于:在提供电源组件的同时，还提供晶体振荡器，将晶体振荡器以表面焊接方式焊接在所述上表面。
14.根据权利要求12或13所述的通用串行总线装置的制造方法，其特征在于:所述第二电路板的长度短于所述第一电路板的长度，所述第二金手指向外突伸超出所述第二电路板的首端且贴靠在所述第一 电路板的第一表面上。
15.根据权利要求14所述的通用串行总线装置的制造方法，其特征在于:所述第一金手指的数量为4个，所述第二金手指的数量为5个，所述第一金手指和第二金手指的排列方式符合USB 3.0介面标准。
【文档编号】G06F13/40GK103473200SQ201210213864
【公开日】2013年12月25日 申请日期:2012年6月27日 优先权日:2012年6月6日
【发明者】侯建飞, 徐健 申请人:智瑞达科技（苏州）有限公司