专利名称：信息处理异构系统的制作方法
技术领域：
本发明涉及高性能计算领域，具体涉及一种信息处理异构系统。
背景技术：
高性能计算是信息领域的前沿高技术，在保障国家安全、推动国防科技进步、促进尖端武器发展方面具有直接推动作用，是衡量一个国家综合实力的重要标志之一。随着信息化社会的飞速发展，人类对信息处理能力的要求越来越高，不仅石油勘探、气象预报、航天国防、科学研究等需求高性能计算，而金融、政府信息化、教育、企业、网络游戏等更广泛的领域对高性能计算的需求迅猛增长。计算速度对于高性能计算尤为重要，高性能计算将朝多核、众核发展，采用异构并行提升应用计算速度，目前CPU+GPU是非常成熟的异构协同计算模式，但由于GPU在编程效 率、细粒度并行算法、大规模并行性能上都存在巨大挑战。
发明内容
本发明要解决的技术问题是提供一种信息处理异构系统，以解决高性能计算应用时系统性能低下的问题。为解决上述技术问题，本发明提供了一种信息处理异构系统，该系统包括一个中央处理器(CPU)平台，所述平台包括CPU芯片；至少一个集成众核(MIC)芯片；连接器，用于连接所述MIC芯片至所述CPU平台。本发明还提供了另一种信息处理异构系统，该系统包括第一执行单元，其处理器由2个CPU芯片实现，用于执行信息处理；第二、第三执行单元，均与所述第一执行单元连接，处理器分别由I个MIC芯片实现，用于与所述第一执行单元并行执行信息处理。本发明信息处理异构系统由CPU芯片和MIC芯片构成，较佳地是采用目前比较流行的双路CPU芯片和至少两个MIC芯片，可以有效提高系统性能，满足高性能应用的要求。
图I为本发明信息处理异构系统实施例I的模块结构示意图；图2为本发明信息处理异构系统实施例2的模块结构示意图；图3为PSTM串行运行效果图；图4为采用本发明系统运行PSTM的运行效果图。
具体实施例方式实施例I本发明基于CPU 与 Intel MIC (Intel Many Integrated Core,集成众核)信息处理异构系统，如图I所示，该系统包括一个中央处理器(CPU)平台，所述平台包括CPU芯片；至少一个集成众核(MIC)芯片； 连接器，用于连接所述MIC芯片至所述CPU平台。具体地，所述连接器为PCIE插槽。MIC是Intel公司开发的，用于高性能并行计算的众核芯片。它是从已有的Xeon处理器产品基础上发展而来，它专为超高性能计算而生的新架构。基于MIC架构的正式产品为Xeon Phi。其在计算机体系中，并非欲取代CPU，而是作为协处理器存在的。MIC芯片通常有50个以上精简的x86核心，每个core支持4个硬件线程，可并行执行的任务数达到200以上，提供高度并行的计算能力，其双精峰值性能达到lTFlops。MIC技术将加快高性能 计算的发展，快速解决高性能计算应用的性能瓶颈。该系统针对高性能计算应用，采用CPU/MIC异构体系结构，融合了 CPU平台的多核计算能力与MIC的众核计算能力，充分利用两种芯片的计算能力，使二者都共同参与计算，从而使系统的计算能力大大加强，解决了高性能计算应用的性能瓶颈，所以此系统是一个高性能系统。同时此系统还是一个低能耗系统，其性能功耗比远远高于同构CPU平台，整个系统在获得高性能的同时，节省了能耗，所以总的来说，此系统是一个高效能系统。所述系统的内存配置为96GB以上，最大功率支持1300w以上。所述CPU平台的操作系统、编译器及驱动都支持MIC。所述操作系统为Linux,所述编译器为Intel的icc、icpc、ifort。优选地，所述系统包括2个CPU芯片和2个MIC芯片，所述CPU芯片包括6个核心，所述MIC芯片包括50个核心以上。为了使本发明的目的、技术方案和优点更加清晰，下面结合附图和实施例，对本发明作以下详细说明。本发明信息处理异构系统基于CPU/MIC异构架构，实现高性能、低功耗。以下从硬件部分和系统环境配置两发明进行说明硬件部分CPU平台采用双路，支持2块CPU同时工作，本实施过程系统采用2块intelXeon56756 核 CPU，主频为 3. 07GHz系统带有两个以上PCIE插槽，能够插2块MIC芯片，本系统采用2块MIC芯片，每个卡上有50个核心以上。系统的内存配置要大，是原有CPU平台的2倍以上。本系统配置96GB以上内存。系统功耗支持1300w以上，保证整个系统正常运转，本系统最大功率支持1300w。系统环境配置操作系统支持MIC，需要安装Linux操作系统。本实施过程采用Red HatEnterprise Linux 6. OGA 64-bit kernel 2.6. 32-71 ；编译器支持MIC,可采用采用Intel的icc、icpc、ifrt编译器,本实施例中采用Intel 编译器 I ccompxe 2013beta. O. 047 ；支持MIC 的驱动，采用 KNC-AlphaUpdate 1-2. I. 2430-9。实施例2
此系统要实现高效，必须软硬件一体化设计，让应用软件运行跑在此系统上效率最闻。鉴于此，本发明提供的信息处理异构系统还可从以下角度进行描述，如图2所示，该系统包括第一执行单元，其处理器由2个CPU芯片实现，用于执行信息处理；第二、第三执行单元，均与所述第一执行单元连接，处理器分别由I个MIC芯片实现，用于与所述第一执行单元并行执行信息处理；具体地，所述第一、第二、第三执行单元采用多线程的方式执行信息处理，且所述第一、第二、第三执行单元基于负载均衡的原则执行信息处理。其中，所述第一执行单元启动12个线程执行信息处理、所述第二、第三执行单元分别启动200个以上线程执行信息处理。
优选地，所述CPU芯片包括至少6个核心，每个核起一个线程，所述MIC芯片包括至少50个核心，每个核心可以起4个线程。目前主流的服务器是双路，即插2块CPU，每一个块CPU对应一个MIC，PCIE效率最高，从CPU与MIC之间传输数据性能最好。为了测试该系统的性能，可选择高性能计算应用，此应用算法有高并行任务，并行任务之间数据无依赖，并行性好，整个应用对系统性能要求高，地震叠前时间偏移(PreStack Time Migration, PSTM)正是具备以上特定的应用，以下以该应用为例，对现有以单线程运行的CPU平台进行改进的过程进行说明原有PSTM程序以单线程运行在CPU平台，首先利用CPU多核平台，采用OpenMP编程模型把它以多线程方式实现，把所用计算任务采用12个线程并行起来，使2块CPU的所有核的计算能力全部发挥出来；然后在PSTM CPU多线程并行程序基础上在MIC芯片上实现线程扩展，把所有计算任务数采用200个线程以上并行起来，使其在MIC上并行执行，发挥出MIC众核的计算能力；把整个系统的计算能力划分为3个设备，第一块MIC芯片作为设备0，启动200个线程以上，第二块MIC芯片作为设备1，启动200个线程以上，2块CPU作为设备2，启动12个线程；如附图2所示；把整个PSTM的计算任务按照这三个设备的计算能力进行划分，使三个设备同时并行计算，即这412个线程以上共同参与计算，达到CPU与MIC同时计算的效果，并且保证负载均衡，整个系统实现高性能。具体地，以测试91条测线，每条测线上963个CMP(共中心点)点，输入110000
道数据进行偏移成像为例，在原有CPU同构系统下，PSTM以单线程串行方式花费的时间为76053s，而本系统运行时间为1075s，性能大大提升。CPU串行版PSTM运行的成像效果图见附图(3)所示，本系统运行的成像效果图见附图(4)所示，其中横坐标为某条侧线的共中心点，纵坐标为时间，从图像来看，两幅图像基本一致，说明运行结果正确。本发明系统，此系统具有高性能、低功耗特点，将解决高性能应用的性能瓶颈和功耗问题，满足实际生产和科研需求，并且降低机房构建成本和管理、运行、维护费用。本发明中，CPU不仅参加逻辑计算，还参与密集核心计算，而MIC仅参与核心密集计算，CPU与MIC共同计算，实现性能最大化。从地震叠前时间偏移实施例可以看出整个系统实现 高性能、低功耗，大大满足了高性能应用的科研要求和工业生产要求，此系统还减少了机房构建成本和管理、运行、维护费用。
权利要求
1.一种信息处理异构系统，其特征在于，该系统包括 一个中央处理器(CPU)平台，所述平台包括CPU芯片； 至少一个集成众核(MIC)芯片； 连接器，用于连接所述MIC芯片至所述CPU平台。
2.如权利要求I所述的系统，其特征在于所述连接器为PCIE插槽。
3.如权利要求I所述的系统，其特征在于所述系统的内存配置为96GB以上，最大功率支持1300w以上。
4.如权利要求I所述的系统，其特征在于所述CPU平台的操作系统、编译器及驱动都支持MIC。
5.如权利要求I所述的系统，其特征在于所述操作系统为LinuX，所述编译器为Intel 的 icc、icpc、ifort。
6.如权利要求I所述的系统，其特征在于所述系统包括2个CPU芯片和2个MIC芯片，所述CPU芯片包括6个核心，所述MIC芯片包括至少50个核心。
7.一种信息处理异构系统，其特征在于，该系统包括 第一执行单元，其处理器由2个CPU芯片实现，用于执行信息处理； 第二、第三执行单元，均与所述第一执行单元连接，处理器分别由I个MIC芯片实现，用于与所述第一执行单元并行执行信息处理。
8.如权利要求7所述的系统，其特征在于所述第一、第二、第三执行单元采用多线程的方式执行信息处理。
9.如权利要求7所述的系统，其特征在于所述第一、第二、第三执行单元基于负载均衡的原则执行信息处理。
10.如权利要求7所述的系统，其特征在于所述第一执行单元启动12个线程执行信息处理、所述第二、第三执行单元分别启动至少200个线程执行信息处理。
全文摘要
本发明涉及一种信息处理异构系统，该系统包括一个中央处理器(CPU)平台，所述平台包括CPU芯片；至少一个集成众核(MIC)芯片；连接器，用于连接所述MIC芯片至所述CPU平台。本发明异构系统可以有效提高系统性能，满足高性能应用的要求。
文档编号G06F15/76GK102902655SQ20121033923
公开日2013年1月30日 申请日期2012年9月13日 优先权日2012年9月13日
发明者张清, 张广勇 申请人:浪潮(北京)电子信息产业有限公司