专利名称：现场可配置的信号处理装置的制作方法
技术领域：
本发明涉及测量及信号处理技术领域，特别涉及一种测控领域中的可现场更新配
置的信号处理装置。
背景技术：
嵌入式操作系统，由来已久。在传统的嵌入式系统中，一般地，会包括易失存储器、非易失存储器，CPU等部件。其中的非易失存储器可以是Flash、CF卡等固态存储介质。随着技术发展，用户的应用(Application)对于运算量的要求迅速增大，尤其是在一些涉及音视频信号的处理的应用场景中，单核的嵌入式系统已经无法满足要求。随之而来的是双核或者多核的嵌入式系统。以双核的嵌入式操作系统为例，相对于单核系统而言，这种双核的嵌入式系统，除了具有为原来的单核系统所配置的CPU之外，通常还包括一 个高速数据处理模块，该高速数据处理模块，包括一个高速处理器，即“双核”中的另外一个核，及其专用的配置芯片。再者，这里的双内核分工明确，通用的CPU作为一个控制器，主要用来运行操作系统，例如，对外的网络、U盘等接口以及在具有人机交互的场景中，用于液晶显示、按键输入，在运行操作系统的情况下，这些设备的管理都较容易。另外还有一个高速处理器在一定程度上用于执行大运算量的信号处理等，例如音视频数据的处理算法。由于它上面通常不运行操作系统，所以该高速处理器在多任务管理方面并无优势，即其包括用户交互功能在内的各种应用性的功能较为单一。而同样由于并不运行操作系统，不涉及任务调度等开销，则该高速处理器的处理算法的速度很快。因此，在对信号处理速度与性能要求很高的场合中，例如那些既需要彩色人机交互界面、丰富的接口、资源管理能力，又需要非常高的信号处理速度，这时，上述的双核架构的嵌入式产品变得十分必要。这些双核的嵌入式产品的具体应用场合例如家用高清数字电视、视频监控的服务器，医院里的彩超扫描机，电力系统中的智能诊断装置，试验室用的高速彩屏示波器等。在上述的双核或者多核的嵌入式系统中，在通用CPU —侧所运行的操作系统及其应用软件，或者数据、文件等是比较容易升级的，但对高速处理器子板上的处理算法进行升级，则通常较难。具体体现在如下A)和B)两个方面A):由于一些历史原因，这种高速处理器所配备的存储器芯片通常是根据该高速处理器的时序所定制的，即仅能用于该类型的高速处理器芯片。而高速处理器是无法使用通用的存储器的，开发用户在购买高速处理器时必须同时购买为之定制设计的专用存储器芯片，以配合使用，这对于开发用户使用、购买造成了很大的局限性。例如在FPGA领域，上述这种存储器芯片可以称为配置芯片，通常用于存储FPGA芯片的上电启动时的配置程序的。B):高速处理器的功能是由其专用配置芯片中的算法/配置所定义的，而这些专用配置芯片中的算法或配置是厂家预先定义的，由于该高速处理器及其配置芯片所在的子板(Blade)不带操作系统，也没有外置接口，所以终端用户无法对其进行现场升级。而终端客户对上述子板上的配置芯片进行算法升级或配置更新又是不可避免的，主要原因包括(I)用户有了新的需求，厂家也需要根据客户要求提供配置升级的服务，
(2)在用户使用过程中，发现配置存在缺陷(bug)，厂家需要对配置芯片进行重新配置。目前，如果终端用户想对上述子板上的配置芯片上的算法或配置进行更新，通常就是要求把设备发回制造厂家，由厂家把设备拆开取出高速处理器子板，使用专门的烧写设备对其进行重新配置后再发给用户。这对用户以及厂家都带来了很大的不便。如果失去厂家的支持，则用户就无法对高速处理器所执行的算法进行升级。
发明内容经过长期的研究和观察，发明人发现，导致厂商对高速处理器，即信号处理单元，一侧的子板的设计有局限性的原因主要是信号处理单元芯片的配置接口的兼容度不高，亦即信号处理单元的配置要求有特定的逻辑时序，需要特定设计的配置芯片与之配合存取，才能获取信号处理单元的算法程序或配置信息，例如配置数据/配置文件。而通过实验，发明人还发现，也并非仅有专门定制的配置芯片才可以与该信号处理单元兼容以完成比如启动、读写等过程。其实，信号处理单元的兼容要求主要在于电平逻辑的兼容，至于该电平逻辑信号来自于专用配置芯片或者是其他的器件，并不会影响配置效果。因此，发明人发现可以使用一些通用的微控制器作为接口单元，根据信号处理单元的配置时序逻辑，产生与之相应的时序逻辑，从而满足信号处理单元对，例如启动阶段的“握手”等时序逻辑的要求，并同时为该信号处理单元提供其在启动阶段所需要的配置数据，则整个启动阶段亦可顺利完成。终端用户无法在现场对该子板进行升级的主要原因，则是无论是信号处理单元还是其专门定制的配置芯片，更新其配置数据都需要专用的烧写工具，现有方案中缺少一种通用的、可对配置数据进行更新的接口。而在研究解决前一个问题的过程中，发明人曾引入了微控制器(MCU)作为接口单元，这样，对于缺乏有效接口的问题，则可以通过上述微控制器产生一个对外的接口，通过该接口，在上述MCU的控制下，则可以从外部获取例如供该信号处理单元对其芯片的处理逻辑进行配置的配置信息。当然，该配置数据可以被直接传送给上述配置芯片用于配置，也可以被保存于一个存储单元中，从而在一些适当的时机，例如信号处理单元启动过程中，由MCU控制从存储单元中获得配置数据并将该配置数据传送给上述配置芯片以用于配置。基于上述分析，如果可以提出一种信号处理装置，从而解决现有装置的不足，例如在其启动阶段，无法现场地从外部获取数据传输的问题，从而对其配置芯片进行现场重新配置，这对相关领域中的类似的单核或者多核系统的现场升级是有益的。对应地，在本发明的一个实施例中，提出一种信号处理装置，该信号处理装置包括a)信号处理单元，其信号处理逻辑可配置；b)接口单元，被可通信地耦合至信号处理单元；该接口单元被设置为可响应于信息提供指示，向信号处理单元提供第一信息；该接口单元包括兼容第一目标系统的第二接口，亦即该接口单元被设置为可耦接第一目标系统，以供上述接口单元通过该第二接口从上述第一目标系统获取上述第一信息。以及，上述信号处理单元包括配置器，被设置为可根据所述第一信息配置上述信号处理单元。[0017]可选地，上述的信号处理单元为可编程器件，即可编程信号处理单元，而上述的信息提供指示，可以是来自第一目标系统的用于指示对上述信号处理单元提供第一信息的指示信号，或者也可以是来自上述的信号处理单元的特定的逻辑输出信号，例如信号处理单元在其启动阶段的启动时序信号等。通过上述实施例中的技术方案，由接ロ単元提供信号处理单元所需要的逻辑信号。上述技术方案中的接ロ単元包括兼容第一目标系统的第二接ロ，亦即该第二接ロ被设置为可耦接第一目标系统，如果在工程应用中，该第二接ロ被可通信地耦合至第一目标系统，则该接ロ単元可以通过第二接ロ从第一目标系统获取第一信息，并将该第一信息传送至信号处理单元，这与信号处理单元从其专用的配置芯片读取第一信息的过程基本等效。由此，该信号处理单元以与读取专用配置芯片相同的方式，通过上述接ロ单元对外部的第一信息进行访问。故而，信号处理单元的对外存储访问能力不再仅限于芯片厂家定制的专用配置芯片，大大节省了制造成本，提高了该信号处理单元的设计用户进行其设计研发エ作的灵活程度。可选地，上述实施例中的信号处理装置，还包括上述的第一目标系统，第二接ロ被·可通信地耦合至第一目标系统。在这种情况下，如果该第一目标系统在硬件上具有一些易于操作和访问的外围接ロ，则当上述的第一信息需要被传送至信号处理单元时，操作员很容易便可以通过访问该第一目标系统，从而经由“第一目标系统一第二接ロ一接ロ単元”的路径，将该第一信息传输至的信号处理单元，从而实现用户现场方便地对信号处理单元的算法进行升级。可选地，在上述的一些实施例中的信号处理装置中，其中的信号处理单元包括兼容上述的第一目标系统或者第二目标系统的第四接ロ，亦即该第四接ロ被设置为可耦接上述的第一目标系统或者第二目标系统，从而可以为该些系统提供数据处理或逻辑处理的服务。当上述的第四接ロ被可通信地耦合至上述的第一目标系统，则该信号处理装置同时包括了第二接ロ、第四接ロ以及第一目标系统、信号处理单元、接ロ単元。其中，通过第四接ロ，所述第一目标系统可以从所述信号处理单元获取经其处理的数据，以用于显示、存储或其他目的。从而，较大程度地充分地利用了信号处理装置之内的软硬件资源，而不再需要额外的专用设备对上述的信号处理单元进行离线的文件传送或配置。可选地，在上述的一些实施例中的信号处理装置中，还可以包括存储单元，用于保存上述的第一信息；以及，接ロ单元被可通信地耦合至存储单元，以用于将第一信息保存在存储单元中。通过该存储单元，则对于包括第一目标系统的信号处理装置，在上述接ロ単元通过第二接ロ从第一目标系统中获取上述第一信息之后，也可以选择先存至上述的存储单元，当其监测到来自信号处理单元的特定的逻辑信号吋，比如重启的时序逻辑，再从该存储单元获取上述第一信息，然后传送至信号处理单元供其使用。同吋，因为具有该存储単元，则即便没有耦合至第一目标系统，该信号处理装置也可以自行通过其接ロ单元从存储单元中获取现有版本的第一信息以完成对对信号处理单元的配置。这便大大提高了 “接ロ単元传送上述第一信息至信号处理单元”的灵活性。
通过对结合附图所示出的实施例进行详细说明，本发明的上述以及其他特征将更加明显，本发明附图中相同的标号表示相同或相似的部件。在附图中 图I示出了现有技术中的信号处理装置的功能块图及其进行配置数据获取的应用场景；图2示出了根据本发明的一个实施例的信号处理装置的功能块图；图3示出了根据本发明的另ー个实施例的信号处理装置的功能块图；图4示出了根据本发明的另ー个实施例的信号处理装置中的接ロ单元对第一信息进行调度传输的方法流程图。
具体实施方式
下面结合说明书附图，对本发明的实施例进行示例性的说明。首先，图I示出了现有技术中的信号处理装置的功能块图及该信号处理装置进行配置信息/数据获取的场景，图中的该信号处理装置10包括信号处理单元101和专用配置芯片102，以及，可选地，还包括ー个第一目标系统105。在现有技术中，信号处理装置10中的信号处理单元101如果需要配置数据，则只能从专用的配置芯片102中获取，从而完成启动过程。而该专用配置芯片102对外是没有通用接ロ的，如果要升级该专用配置芯片102，则只能使用与之匹配的专用烧写工具103，通过一台主机104，对该专用配置芯片102进行“烧写”，以更新其中保存的配置数据。在专用配置芯片102上的配置数据，按照上述方法更新之后，当信号处理单元101再次从专用配置芯片102读取配置数据的时候，才能够获得更新后的配置数据，进而根据更新后的配置数据进行算法处理。另外，该信号处理单元101通常用来为图中所示的第一目标系统105提供专用的大运算量的信号处理的服务。实际上，信号处理单元101的读取配置数据的要求，主要体现在于信号逻辑时序的要求，而并不在于该兼容的信号逻辑时序的提供方是外部的专用配置芯片102，或是其他器件。因此，发明人发现可以用ー些通用的微控制器作为接ロ単元，根据信号处理单元101的信号逻辑时序，产生与之相应的逻辑时序，从而满足信号处理单元101对，例如启动阶段的“握手”等时序逻辑的要求，并同时为该信号处理单元101提供其在启动阶段所需要的配置数据，则整个启动阶段亦可顺利完成。下面仅以信号处理单元101在启动阶段从外部读取配置数据的过程为例，对本发明的一些实施例进行示例性的说明，当然，应当注意本发明的应用场景并不仅限于信号处理单元101在启动阶段的配置数据获取过程。图2示出了根据本发明的一个实施例的信号处理装置的硬件模块图。该信号处理装置20，包括信号处理单元101，其处理逻辑可配置(configurable)，接ロ单元202，以及该接ロ単元202包括第二接ロ 2022，信号处理单元101包括配置器(图中未示出)，根据所述第一信息配置所述信号处理单元。上述接ロ单元202被可通信地耦合至信号处理单元101，同时，该接ロ单元202被设置，例如被程序化设置(即被编程，programmed)，以用于响应于信息提供指示，向信号处理单元101提供第一信息。上述接ロ単元202中的第二接ロ 2022可以被用于可通信地耦合第一目标系统105。以及，信号处理单元101所包括的配置器，被设置为可根据上述的第一信息对信号处理单元101的处理逻辑进行配置。可选地，上述的接ロ単元202可以以硬件实施，而其具体的实施方式并不构成对本发明的限制。例如，在另ー实施例中，该接ロ単元202可以包括ー个处理器以及第一接ロ，该接ロ可以集成于处理器，或者以分立形式存在，上述接ロ单元202通过该第一接ロ被可通信地耦合至信号处理单元101。上述处理器可被设置，例如被硬件逻辑化设置/配置，以驱动上述第一接ロ，从而包括逻辑交互模块、信息提供模块(图中未示出)，此ニ模块分别可通信地耦接至第一接ロ，即通过上述第一接ロ被可通信地耦合至上述信号处理单元中的配置器，以及该配置器耦接至信号处理单元的可编程逻辑区。上述逻辑交互模块与信息提供模块被可通信地耦合。可选地，上述逻辑交互模块可以被设置为可检测上述信号处理单元101的输出逻辑信号，井根据预定交互逻辑，响应该输出逻辑信号；如果所述逻辑交互模块与信号处理单
元101交互成功，则可以指示上述信息提供模块为信号处理单元101提供第一信息。可选地，上述的“信息提供指示”，从来源上说，可以是来自第一目标系统的用于指示对上述信号处理单元提供第一信息的指示信号，或者也可以是来自上述的信号处理单元的预定逻辑信号，例如信号处理单元的启动时序信号等。当然，该“信息提供指示”甚至还可以包括来自操作员的直接命令，例如通过接ロ単元202中的ー些“开关”指示该接ロ単元202向信号处理单兀101提供上述的第一信息。在工程应用中，如果上述信号处理单元101为可编程的信号处理单元，例如为现场可编程门阵列(FPGA)，而一般地，现场可编程门阵列包括内置处理模块(例如，加法器、乘法器等)和内置的记忆体，或称可编程逻辑区。FPGA器件支持完全的或者部分的器件内重新配置，或者说，上述的内置处理模块，或称配置器，被设置为可根据上述的第一信息对信号处理单元101进行配置。对应地，接ロ単元202可用于根据预定交互逻辑，响应现场可编程门阵列的输出请求信号，从而为该现场可编程门阵列提供第一信息。而如果上述的可编程的信号处理单元为复杂可编程逻辑器件(CPLD)，则对应地，所述接ロ単元202可用于响应于指示信号，例如来自第一目标系统105的指示信号，从而向该复杂可编程逻辑器件提供第一信息。对于FPGA器件，上述的“预定交互逻辑”，可以是FPGA器件在启动或者运行之中与外部器件的在逻辑电平方面的输出与读入的逻辑。例如，该“预定交互逻辑”可以为FPGA器件在其启动阶段或者正常运行中的某特定时段中，在其相关的管脚(pin)上应输出的逻辑电平以及对应的其应收到并读入的逻辑电平等。这种“预定交互逻辑”可以通过FPGA器件的用户手册获得，或通过逻辑分析仪对上述交互逻辑信号进行分析而获得。此处，对于预定交互逻辑以及接ロ単元202的响应操作的说明内容，同样也适用于下述任意实施例，以下不再对此赘述。其中，如果第二接ロ 2022被耦合至第一目标系统105，则当信号处理装置20上电启动阶段，信号处理单元101通常会通过启动逻辑信号告知接ロ単元202:向该信号处理单元101发送第一信息。则该接ロ単元202可被程序化设置以用于通过第二接ロ 2022从第一目标系统获取上述的第一信息。此处本领域技术人员应当理解对于上述的某些部件之间的“(可通信地)耦合”，在这些部件之间既可以直接耦合，也可以通过某些其他电路器件，例如总线匹配器件，阻抗匹配器件或者锁存器等，间接地进行耦合。具体的耦合方式，并不构成对本发明的限制，对此，以下不再赘述。通过上述实施例的技术方案，当信号处理单元101上电启动时,接ロ单元202被程序化设置以在其与信号处理单元101的耦合连接中，模拟(mimic)专用配置芯片102对信号处理单元101的启动时序信号的读取、响应。具体地，接ロ単元202可以根据上述的预定交互逻辑，对信号处理单元101，例如FPGA器件的输出逻辑序列作出可被FPGA器件所正常接受的对应的响应，从而使得FPGA器件得到正确的逻辑响应，以实现正常通信，进而通过相关的管脚为该FPGA器件提供上述的第一信息。如此，便使得信号处理单元101不再仅能和与其兼容的专用配置芯片102进行通信， 而也可以与接ロ単元202进行通信，从而，通过该接ロ単元202从外部其他器件中获取第一信息，例如，配置信息，或称配置数据。此处，预定交互逻辑不仅限于，例如FPGA器件的启动阶段的配置数据读取操作，而且也包括FPGA器件在其运行阶段与外部器件的一些逻辑交互。从而，通过本发明的实施例的信号处理装置20，可以使FPGA器件在启动阶段或者正常工作时段等任何时段都可以现场地与外部的器件进行信息交流，并且，该外部器件并非必需是为该FPGA器件所定制、专用的。可选地，在上述图2所示的实施例中，该信号处理装置20还可以包括一个如图所示的第一目标系统105，第二接ロ 2022被可通信地耦合至第一目标系统105，这实际上也就形成了一个较大的“多核”信号处理系统。第一目标系统105可以用于通过第二接ロ 2022向接ロ単元202提供上述的配置数据。而该第一目标系统105在软件上可以配置有操作系统，从而更方便地实现上述配置数据的传送功能。现假定第一目标系统105被配置有操作系统，并且该信号处理单元101为现场可编程逻辑器件，且信号处理装置20将被操作员复位(Reset)，以此情景为例对信号处理装置20的工作过程进行说明。在第一目标系统105和信号处理单元101等被复位重启动之后，第一目标系统105运行于系统引导模式(bootloader阶段)，信号处理单元101向接ロ单元202发出读取配置数据的请求，接ロ单元202通过第二接ロ 2022从第一目标系统105中获取配置数据，并按信号处理单元101的逻辑要求正确响应，完成信号处理单元启动阶段对配置数据的读取过程。接ロ単元202在完成信号处理单元101的配置过程后，通知第一目标系统105，允许其进行后续操作系统的引导过程。当然，本领域技术人员可以明了，上述的第一目标系统105和信号处理单元101被同时重启动仅为示例，两者的重启动并无依赖关系，或者说，信号处理单元101也可以独立地被重启动，在此过程中与正常运行的第一目标系统105进行上述交互过程。当信号处理单元101为复杂可编程逻辑器件(CPLD)吋，一般而言，其内部的配置数据非易失。因而，可以在系统运行中通过接ロ単元202，把更新的配置数据写入CPLD器件内部，完成CPLD配置数据的在线更新。对于上述实施例的应用场景，本领域技术人员应当理解在该实施例的具体实现过程中，比如对于某些CPLD器件，在将上述的配置数据写入其内部的逻辑单元之前，可能还需要接ロ单元202对该CPLD器件暂时配置为从属(slave)模式或挂起(suspend)模式，然后，在接ロ単元202 —侧，再以主(master)模式对CPLD器件内的逻辑单元进行编程。本领域技术人员应当明了 此处的“接ロ単元202向信号处理单元101提供配置数据”的具体实现形式，并不构成对本发明的限制。对此，下不赘述。[0048]此处，第一目标系统105存储有上述配置数据。在第一目标系统105与信号处理单元101之间，接ロ单元202仿真地响应信号处理单元101的启动逻辑信号，以使能(enable)该数据传输，而同时并不影响，也不需改变信号处理单元101的现有的读写逻辑。而至于配置数据在第一目标系统105之内的具体存储方式，则并不构成对本发明的限制，例如可以存储在第一目标系统105中所配置的EEPROM或Flash芯片中的某些特定的块(block)或扇区(sector)所构成的区域中。在图3示出了根据本发明的另ー个实施例的信号处理装置的硬件模块图。该信号处理装置30包括信号处理单元101a，接ロ单元202，第一目标系统105等。其中，信号处理単元IOla还包括一个第四接ロ 1011，被可通信地耦合至第一目标系统105，这实际上构成了ー个可适用于嵌入式环境的“多核”信号处理系统。或者，该第四接ロ 1011也可以用于可通信地耦合第二目标系统204。通常，信号处理单元IOla可以通过第四接ロ 1011为第一目标系统105提供信号处理的服务。当然，可选地，信号处理装置30还可以包括第二目标系统204，则如果该第四 接ロ 1011被可通信地耦合至第二目标系统204，则信号处理单元IOla也可以为第二目标系统204提供其需要的大运算量的信号处理等服务。如果信号处理单元IOla为现场可编程器件，则相应地，为满足高速信号传输需求，信号处理单元IOla的第四接ロ 1011可以配置为高速差分(LVDS)信号接ロ，以及第四接ロ 1011所耦合的总线为高速差分信号总线。相应地，作为ー个变化例，本发明的上述实施例中，还可以包括该第二目标系统204作为上述信号处理装置30的一部分。而在其他的实施例中，不仅限于图3所示的实施例的信号处理装置可以包括第四接ロ 1011，其实，此前任意一个实施例，都可以包括该第四接ロ 1011，例如，经过对第四接口和第二接ロ在机械上和电路上的定制设计，可以构成一个卡式信号处理装置，或者称为“信号处理卡”。例如，图2所示的实施例的信号处理装置20中的信号处理单元101也可以包括第四接ロ 1011，以作为该信号处理单元101的对外的信号接ロ，用于可通信地去耦合第一目标系统或第二目标系统。同时，第二接ロ 2022也可用于以可通信的方式去稱合第一目标系统或第二目标系统。通过这种设置方式，构成了一个功能上独立的信号处理卡20，而在物理存在形式上，该卡可以以与第一目标系统105相集成的方式存在，也可以以可插拔从而与第一目标系统分离的形式存在。在其应用现场，该信号处理卡20可以通过第二接ロ2022耦合至第一目标系统105的串ロ、网ロ等通用接ロ，从中接收配置数据，并据此对信号处理单元101进行配置升级。換言之，通过与图2中虚线所示的第一目标系统105通信，可以不借助任何额外的如图I中所示的专用“烧写”工具103就可以现场地、在线地更新信号处理单元101的配置数据，即功能升级。在上述各种实施例中，还可以包括存储单元，用于保存第一信息，例如信号处理单元IOla或者101所需的配置数据，或称配置信息/配置文件，以及该接ロ单元202还包括第三接ロ(图中未示出)，被可通信地耦合至存储单元202，以用于从所述存储单元存/取所述配置信息。从而，在上述实施例中来自第一目标系统105的配置数据，可以被接ロ単元202存储于该存储单元。这样，在装置重启动时，接ロ单元202可以直接从上述存储单元获取配置数据，而不必从第一目标系统105接收数据，对应地，第一目标系统105也不必再传输配置数据，加快了操作系统的启动速度。[0054]当然，本领域技术人员应当明了 从物理形态上来说，上述的存储单元可以是接ロ单元202的内置flash，也可以是独立于接ロ单元202的模块，如独立的EEPR0M、CF卡等。具体的内置或外置的配备方式并不构成对本发明的限制。并且，存储于存储単元之中的配置数据还可能是被压缩的配置数据，则对应地，接ロ単元202还用于在将配置数据从存储単元中读出之后，对该配置数据进行解压缩，然后提供至信号处理单元101a、101。可选地，在上述的部分或全部的实施例的信号处理装置中，信号处理单元101a、101可以为现场可编程器件，其中的配置器为该现场可编程器件的内置处理器，以及上述的信息提供指示为现场可编程器件的输出逻辑信号。接ロ単元202还包括处理单元和第一接ロ(图中未示出)，该第一接ロ被可通信地耦合至现场可编程器件，以使能信号处理单元IOlaUOl与接ロ单元202之间的通信。同时，上述的处理单元被设置为可a)通过第二接ロ 2022接收来自第一目标系统105的配置信息，b)通过第一接ロ根据预定交互逻辑，响应上述的输出逻辑信号，以及c)在交互成功之后，通过第一接ロ为上述的现场可编程器件提供配置信息。可选地，在上述的另一部分或全部的实施例的信号处理装置中，信号处理单元101a、101可以为复杂可编程逻辑器件，接ロ単元202还包括处理单元和第一接ロ，该第一接ロ被可通信地耦合至上述的复杂可编程逻辑器件；其中的配置器集成于上述处理单元和第一接ロ，或者说，该配置器的功能实现于上述处理单元和第一接ロ，而上述信息提供指示为来自第一目标系统的更新指示信号。同时，上述处理单元被设置为可a)通过第二接ロ2022接收来自第一目标系统105的配置信息，b)响应于来自第一目标系统105的更新指示信号，利用配置器根据配置信息配置上述的复杂可编程逻辑器件。下面即以存储单元作为外置的元器件，独立存在于在接ロ単元202之外的场景为例，对配置信号处理装置进行详细说明。此处，假定第一目标系统105被配置有操作系统，并且信号处理单元IOla为现场可编程器件，例如FPGA器件，以此情景为例对信号处理装置30的更新过程进行说明。系统启动吋，FPGA器件通过启动逻辑信号通知接ロ单元202 :该FPGA器件需要配置数据。则接ロ単元202从存储単元203中读取此前存储的配置数据，并将该配置数据传送给FPGA器件，从而使得FPGA器件按规定的逻辑运行。当需要对FPGA的功能进行更新时，通过第一目标系统105的操作系统及其中的应用软件，将新的适用于FPGA器件的配置数据向接ロ単元202传送，接ロ单元202被程序化设置，以用于通过第二接ロ 2022，例如RS232串行接ロ，接收来自第一目标系统105的上述配置数据，并将该配置数据保存至存储单元203。于是，在系统复位启动后，FPGA将按更新后的功能运打。作为上述实施例的一个变化例，再假定第一目标系统105被配置有操作系统，并且该信号处理单元IOla为复杂可编程逻辑器件(CPLD)，以此情景为例对信号处理装置30的升级过程进行说明。当需要更新信号处理装置30时，通过第一目标系统105的操作系统及其中的应用软件，将新的适用于CPLD器件的配置数据向接ロ単元202传送，接ロ单元202被程序化设置，以用于通过第二接ロ 2022，例如RS232串行接ロ，接收来自第一目标系统105的上述配置数据，并将配置数据存储于存储単元203中。配置数据接收完成后，接ロ単元202将信号处理装置30中的CPLD挂起，直接按配置数据的设置对CPLD内部的逻辑单元进行编程。从而使得CPLD器件无需额外的专门的“烧写”设备就可以现场地、在线地更新配置数据。可选地，在上述的一些实施例中，现场可编程器件的输出逻辑信号，例如可以为该现场可编程器件在掉电重启时的启动时序信号，以及上述一些实施例中的第一信息可以为该现场可编程器件的配置数据。其中，接ロ单元202被程序化设置，以通过第二接ロ 2022现场地接收来自第一目标系统105的配置数据，并保存至存储单元203，之后，该接ロ単元202响应于来自现场可编程器件的上述启动时序信号，接ロ单元从存储单元203读取配置数据以向上述现场可编程器件传送该配置数据。现场可编程器件根据来自接ロ単元202的配置数据进行配置。经重新配置的可编程器件，可以通过第四接ロ 1011为第一目标系统105或第二目标系统204处理数据。例如，通过第四接ロ 1011从第一目标系统105或第二目标系统204获取音/视频信号并进行高速处理，然后，将处理结果通过第四接ロ 1011返回第一目标系统105或第二目标系统204。 作为ー种变化例，在上述的一些实施例中，信号处理单元101或IOla可以为ー种可编程逻辑器件或者复杂可编程逻辑器件，比如通常所说的CPLD器件，CPLD器件内部的逻辑关系编程之后非易失。而与之对应的信息提供指示，可以是来自第一目标系统的，用于指示接ロ単元202对上述信号处理单元提供第一信息的指示信号。上述一些实施例中的第一信息可以为该CPLD器件的配置数据。其中，接ロ单元202被程序化设置，以通过第二接ロ 2022现场地接收来自第一目标系统105的配置数据，并保存至存储单元203，以及，接ロ单元202通过第二接ロ 2022还接收到来自第一目标系统105的ー个“提供指示信号”或称作“更新指示信号”，该“更新指示信号”用于指示接ロ単元202向上述信号处理单元101提供最新保存于存储単元203的配置数据。之后，响应于来自第一目标系统105的上述更新指示信号，所述接ロ単元202从存储单元203中读取最近一次保存于其中的配置数据，并以该配置数据更新上述CPLD器件中的逻辑功能，即根据该配置数据对上述CPLD器件中的逻辑单元进行编程。经重配置的CPLD器件，可以通过第四接ロ 1011为第一目标系统105或第二目标系统204处理数据。例如，通过第四接ロ 1011从第一目标系统105或第二目标系统204获取需要处理的逻辑信号并进行ー些逻辑处理，例如译码，然后，将处理结果通过第四接ロ 1011返回，或者将处理结果用于系统中的其他电路模块。可选地，在上述一些实施例中，接ロ単元202为ー个微控制器，而上述的处理单元可以为该微控制器的CPU，以及第一接ロ为微控制器的通用输入/输出口，第二接ロ 2022可以为串行接ロ或USB接ロ等，以及第三接ロ可以为微控制器的数据总线接口和地址总线接ロ ；以及第四接ロ为高速信号总线接ロ。作为ー种替代性的实施例，接ロ单元202可以为ー个经配置的可编程逻辑器件，例如经配置的CPLD器件，对应地，上述第一接ロ、第二接ロ2022、第三接ロ为经配置的CPLD器件的被配置的输入/输出口。当然，上述微控制器，比如C51系列单片机在用以实现上述的外设接ロ或者其自身的接ロ过程中，既可以単独实现，也可以以分时复用的形式，以同一组通用I/O接ロ来实现如上的两种接ロ，比如以单片机的同一组通用I/o接ロ既作为第一接ロ的通用输入/输出口又作为第二接ロ 2022中的串行接ロ。具体的接ロ实现方式，并不构成对本发明的限制。具体地，例如，将作为信号处理单元的FPGA芯片所需的配置数据放到作为存储単元203的通用的Flash存储器中，当FPGA芯片上电读取外部的配置数据时，作为接ロ単元的单片机模拟FPGA芯片在现有技术中所配置的专用配置芯片的响应时序，从Flash中读取上述的配置数据，然后按FPGA芯片所需要的时序方式传送给FPGA芯片。換言之，此处，上述单片机可以以其通用I/O ロ作为第一接ロ，从硬件方面对应地直接或间接地耦合于信号处理单元IOla或101的FPGA芯片的相关的管脚，而从软件方面，单片机被编程以控制其通用I/Oロ，在上述相关管脚上模拟输出FPGA芯片的所需的时序逻辑，从而通过其通用I/O ロ完成FPGA芯片所需的配置数据的传送。可选地，上述一些实施例中的信号处理装置20或30可以面向嵌入式环境进行特别设计，例如将其存储单元等以通用的Flash或CF卡等非易失性芯片构成，以及其电气连线以可靠的PCB布线或挠性电路形式存在，等等。从而该信号处理装置20或30可以作为ー个嵌入式系统工作于嵌入式环境中，该装置20或30的具体构成方式及配置方式并不构成对本发明的限制。其中，第一目标系统105或第二目标系统204均可以包括操作系统，该操作系统包括人机接ロ(未示出)，例如液晶显示、按键、USB移动盘接ロ等，以用于和操作员交互并接收操作员选择需要发送至信号处理单元101或IOla的配置数据等，而操作员对该配置数据的选择则可以通过上述的第一目标系统105中的某些具有图形化界面的应 用(Application)，该图形化界面的应用管理/驱动上述实施例中的作为第二接ロ的RS232或USB接ロ等，从而供操作员通过该应用及其管理的第二接ロ，向接ロ単元提供第一信息，例如信号处理单元101或IOla的配置数据等。当然，上述人机接ロ还可用以显示信号处理単元101或IOla的处理信号(或称处理数据)，该处理数据可以被上述操作系统通过第四接ロ 1011获取。尤其对于信号处理装置30包括第一目标系统105且信号处理单元101或IOla为该第一目标系统105处理高速数据的情況，则整个信号处理装置30可以利用该嵌入式装置30自身的资源，即第一目标系统105的上述人机交互接ロ，从而完成对信号处理单元101或IOla的信息更新，例如，操作员可以将从外部网络下载的最新版的配置数据通过第一目标系统105的USB接ロ，导入到第一目标系统105之内某存储区,然后,通过该第一目标系统105的人机交互接ロ以及第ニ接ロ 2022，将该最新版的配置数据，提供给上述嵌入式装置30中的信号处理单元IOla供其进行配置更新。这不需要额外的其他设备配合该更新过程，大大方便了終端用户在现场，对该信号处理装置30中的信号处理单元进行在线更新、升级。图4示出了根据本发明的上述的一些实施例中的信号处理装置30中的接ロ単元202对第一信息进行调度传输的方法的流程图。如图所示，包括逻辑信号监测(monitor)步骤S41，逻辑信号判断步骤S42，配置数据读取步骤S43，以及，配置数据发送步骤S44。在上述的一些实施例中，接ロ単元202被程序化设置以执行上述步骤。具体地，在用户对该信号处理装置20进行掉电复位之后，在步骤S41中，接ロ単元202中的CPU被程序化设置，以监测来自信号处理单元101或IOla的信号的逻辑电平。当捕获到ー个有效的逻辑信号之后，在步骤S42中，接ロ単元202中的CPU被程序化设置，以根据一个预定交互逻辑，判断该逻辑信号是否符合该预定交互逻辑的特点，比如信号处理单元101或IOla的重启时所输出的时序逻辑的特点。如果经判断并非所需要的预定交互逻辑电平，则转至步骤S41继续监测来自信号处理单元101或IOla的信号的逻辑电平。如果所捕获的信号正是所需要的重启时序逻辑，则进入步骤S43中，接ロ単元202中的CPU被程序化设置，以响应于上述信号处理单元的重启时序逻辑，从存储单元203或第一目标系统105中读取上述信号处理单元101或IOla的配置数据。接着，在步骤S44中，接ロ单元202中的CPU被程序化设置，以将上述配置数据传送至信号处理单元101或101a，供其进行配置。此外，本发明的实施例可以以软件、硬件或者软件和硬件的结合来实现。硬件部分可以利用专用逻辑来实现；软件部分可以存储在存储器中，由适当的指令执行系统，例如微处理器或者专用设计硬件来执行。本领域的普通技术人员可以理解上述的方法和系统可以使用计算机可执行指令和/或包含在处理器控制代码中来实现，例如在诸如磁盘、CD或DVD-ROM的载体介质、诸如只读存储器(固件)的可编程的存储器或者诸如光学或电子信号载体的数据载体上提供了这样的代码。本实施例的系统及其组件可以由诸如超大規模集成电路或门阵列、诸如逻辑芯片、晶体管等的半导体、或者诸如现场可编程门阵列、可编程逻辑设备等的可编程硬件设备的硬件电路实现，也可以用由各种类型的处理器执行的软件实现，也可以由上述硬件电路和软件的结合例如固件来实现。虽然已经參考目前考虑到的实施例描述了本发明，但是应该理解本发明不限于所 公开的实施例。相反，本发明_在涵盖所附权利要求的精神和范围内所包括的各种修改和等同布置。以下权利要求的范围符合最广泛解释，以便包含所有这样的修改及等同结构和功能。
权利要求1.一种信号处理装置，其特征在于，包括 信号处理单元，其处理逻辑可配置； 接口单元，被可通信地耦合至所述信号处理单元；该接口单元被设置为可响应于信息提供指示，向所述信号处理单元提供配置信息； 该接口单元包括兼容第一目标系统的第二接口，以供所述接口单元通过该第二接口从所述第一目标系统获取所述配置信息；以及 所述信号处理装置还包括配置器，根据所述配置信息配置所述信号处理单元。
2.根据权利要求I中所述的信号处理装置，其特征在于，还包括所述第一目标系统，所述第二接口被可通信地耦合至所述第一目标系统。
3.根据权利要求I中所述的信号处理装置，其特征在于，所述信号处理单元包括兼容所述第一目标系统或第二目标系统的第四接口。
4.根据权利要求3所述的信号处理装置，其特征在于，还包括所述第一目标系统；所述第二接口以及所述第四接口分别被可通信地耦合至所述第一目标系统。
5.根据权利要求1-4中任一项所述的信号处理装置，其特征在于，还包括存储单元，用于保存所述配置信息；以及 所述接口单元还包括第三接口，被可通信地耦合至所述存储单元，以用于从所述存储单元存/取所述配置信息。
6.根据权利要求1-5中任一项所述的信号处理装置，其特征在于，所述信号处理单元为现场可编程门阵列，所述配置器为所述现场可编程门阵列的内置处理器，以及所述接口单元还包括逻辑交互模块、信息提供模块，分别被可通信地耦合至所述信号处理单元，以及所述逻辑交互模块与所述信息提供模块可通信地耦合；所述逻辑交互模块被设置为可检测所述现场可编程门阵列的输出逻辑信号，并根据预定交互逻辑，响应所述输出逻辑信号；如果交互成功，则所述逻辑交互模块指示所述信息提供模块为所述现场可编程门阵列提供所述配置信息，或者 所述信号处理单元为复杂可编程逻辑器件，所述配置器集成于所述接口单元，以及所述接口单元被设置为可响应于来自所述第一目标系统的指示信号，向所述配置器提供所述配置信息。
7.根据权利要求1-5中任一项所述的信号处理装置，其特征在于，所述信号处理单元为现场可编程器件，所述配置器为该现场可编程器件的内置处理器，以及所述信息提供指示为所述现场可编程器件的输出逻辑信号；所述接口单元还包括处理单元和第一接口，该第一接口被可通信地耦合至所述现场可编程器件，以及 所述处理单元被设置为可a)通过所述第二接口接收来自所述第一目标系统的所述配置信息，b)通过所述第一接口根据预定交互逻辑，响应所述输出逻辑信号，以及c)在交互成功之后，通过所述第一接口为所述现场可编程器件提供所述配置信息。
8.根据权利要求1-5中任一项所述的信号处理装置，其特征在于，所述信号处理单元为复杂可编程逻辑器件，所述接口单元还包括处理单元和第一接口，该第一接口被可通信地耦合至所述复杂可编程逻辑器件；所述配置器集成于所述处理单元和第一接口，所述信息提供指示为来自所述第一目标系统的更新指示信号；以及 所述处理单元被设置为可a)通过所述第二接口接收来自所述第一目标系统的所述配置信息，b)响应于来自所述第一目标系统的所述更新指示信号，利用所述配置器根据所述配置信息配置所述复杂可编程逻辑器件。
9.根据权利要求7所述的信号处理装置，其特征在于，所述第一目标系统被设置为可通过所述第二接口发送所述配置信息，以及所述处理单元还被设置为可将接收到的所述配置信息存于所述存储单元。
10.根据权利要求7所述的信号处理装置，其特征在于，所述接口单元为微控制器或经配置的可编程逻辑器件；所述第一接口为所述微控制器的通用输入/输出口或者所述经配置的可编程逻辑器件的输入/输出口，所述第二接口为串行接口或USB接口或者所述经配置的可编程逻辑器件的输入/输出口，所述第三接口为所述微控制器的数据总线接口和地址总线接口或者所述经配置的可编程逻辑器件的输入/输出口，所述第四接口为高速信号总线接口 ；以及所述存储单元为闪存存储器。
专利摘要本实用新型属于测控及信号处理领域，公开了一种现场可配置的信号处理装置，包括a)信号处理单元，其处理逻辑可配置；b)接口单元，被可通信地耦合至信号处理单元；该接口单元用于响应于信息提供指示，向信号处理单元提供第一信息；该接口单元包括第二接口，用于可通信地耦合第一目标系统；其中，如果第二接口被耦合至第一目标系统，则接口单元用于通过第二接口从第一目标系统获取第一信息，以及上述信号处理单元包括配置器，用于根据上述第一信息配置上述的信号处理单元。通过上述的信号处理装置技术方案，解决了现有的装置，难于与外部存储装置通信，例如在其启动阶段，无法现场地从外部获取配置数据的问题，对相关领域中的类似系统的现场配置是有益的。
文档编号G06F9/445GK202661998SQ20122015230
公开日2013年1月9日 申请日期2012年4月12日 优先权日2012年4月12日
发明者左广巍 申请人:武汉致卓测控科技有限公司