专利名称：具有芯片使能信号扩展的存储系统的制作方法
技术领域：
本实用新型涉及存储器、存储系统领域。具体地，本实用新型涉及减少存储器控制器的管脚数量，并提高存储器控制器可操作的存储器芯片的数量。
背景技术：
随着SSD (Solid-State Drive,固态硬盘)技术的发展，由控制器和Flash芯片组成的存储系统中需要容纳越来越多的Flash芯片，而在单一 Flash芯片内也通过可堆叠封装技术包括了多个管芯(DIE)。基于NAND FLASH的SSD技术在ー个系统内使用具有多使能信号的多个NAND FLASH芯片来提高产品容量和性能。由于NAND Flash芯片上的每个管芯都具有芯片使能(Chip Enable, CE)端ロ，并且在操作每个管芯时，要向其施加单独的CE 信号，以同存储系统中的其它芯片/管芯的操作相区分，因而众多的CE信号需要消耗存储器控制器的大量的IO端ロ资源。图I为现有技术中NAND闪存控制器和NAND闪存(FLASH)组成的SSD存储系统的示意图。图I的存储系统中其包阔ー个或多个存储器控制器101和多个闪存通道102、103，每个闪存通道上包括一片或多片闪存芯片(未示出)。在图I的存储系统中，还包括连接存储器控制器101和闪存通道102上的多个闪存芯片或闪存管芯的芯片使能(CE)信号线，在图I中用“闪存通道1-CE1”和“闪存通道1-CEn”指出，以及连接存储器控制器101和闪存通道103上的多个闪存芯片或闪存管芯的芯片使能(CE)信号线，在图I中用“闪存通道m-CEl”和“闪存通道m-CEn”指出。图I的存储系统还包括连接存储器控制器101和闪存通道102、103的数据和除芯片使能信号线之外的控制信号线，在图I中用“数据和控制”指出。在图I的方案中，闪存通道102与103共用相同的“数据和控制”信号线。图I的例子中，一个存储器控制器连接有m个闪存通道，当每个闪存通道上有I个闪存芯片，而每个Flash芯片包含n个管芯，并每个管芯具有自己的I个芯片选择(CE)端ロ时，则存储器控制器需要提供的CE信号的数量为n*m。这将至少消耗掉存储器控制器数量为n*m的IO管脚资源，并增大了存储系统电路的面积。
实用新型内容提供了ー种存储系统，包括存储器控制器，第一存储器芯片，信号扩展器；所述存储器控制器耦合到所述信号扩展器；所述第一存储器芯片包括第一管芯与第二管芯，所述第一管芯具有第一使能端ロ，所述第二管芯具有第二使能端ロ ；所述信号扩展器连接到所述第一使能端口和所述第二使能端ロ，以向所述第一管芯和所述第二管芯发送独立的使能信号。还提供了ー种存储系统，包括存储器控制器，第一存储器芯片，第二存储器芯片，信号扩展器；所述存储器控制器连接到所述信号扩展器；[0011]所述第一存储器芯片具有第一使能端口，所述第二存储器芯片具有第二使能端Π ；所述信号扩展器连接到所述第一使能端口和所述第二使能端口，以向所述第一存储器芯片和所述第二存储器芯片发送独立的使能信号。还提供了一种存储系统，包括存储器控制器、第一存储器芯片、第二存储器芯片以及信号扩展器；所述存储器控制器串行连接到所述信号扩展器；所述第一存储器芯片包括第一管芯与第二管芯；所述第二存储器芯片包括第三管芯与第四管芯；所述第一管芯具有第一使能端口，所述第二管芯具有第二使能端口，所述第三管芯第三使能端口，所述第四管芯具有第四使能端口 ；所述信号扩展器连接到所述第一使能端口、所述第二使能端口、所述第三使能端口、所述第四使能端口，以向所述第一管芯、所述第二管芯、所述第三管芯和所述第四管芯发送独立的使能信号。
当连同附图阅读时，通过参考后面对示出性的实施例的详细描述，将最佳地理解本实用新型以及优选的使用模式和其进一步的目的和优点，其中附图包括图I是为现有技术中NAND闪存控制器和NAND闪存组成的SSD存储系统的示意图；图2提供了本实用新型的第一实施例的存储系统；图3是采用移位寄存器来扩展芯片使能(CE)信号的实施例的原理图；图4是采用可编程逻辑器件来扩展芯片使能(CE)信号的实施例的原理图。
具体实施方式
图2提供了本实用新型的第一实施例。图2的存储系统中其包含存储器控制器201和闪存通道I (202)到闪存通道m (203),每个闪存通道上包括一片或多片闪存芯片(未示出)。在图2的存储系统中，还包括CE扩展器204。CE扩展器204连接到存储器控制201。CE扩展器204与存储器控制器201的连接，可通过例如CE数据信号线和CE控制信号线。也可以通过IIC、UART, LIN等通信协议在CE扩展器204与存储器控制器201之间传输数据。在图I的实施例中，闪存通道202与203共用的数据和除芯片使能之外的控制信号线。CE扩展器204通过多条芯片使能(CE)信号线，与闪存通道I (202)到闪存通道m (203)上的多个闪存芯片或闪存管芯的芯片使能(CE)端口相连接，这些芯片使能(CE)信号线在图2中用“闪存通道1-CE1”、“闪存通道Ι-CEn”、“闪存通道m-CEl”以及“闪存通道m-CEn” 指出。在图2的实施例中，存储系统中有m个闪存通道,每个闪存通道上有I个闪存芯片，每个闪存芯片包含η个管芯以及与该η个管芯相对应的η个芯片使能(CE)端口，因而总共需要用到n*m个CE信号线。将这些n*m个CE信号端口均连接到CE扩展器204，而CE扩展器204与存储器控制器201之间通过较少的信号线进行通信(例如，本实施例中的CE数据信号线和CE控制信号线)。例如，存储器控制器201向CE扩展器204指示要使能闪存通道203上的第一个闪存芯片的第一管芯，则CE扩展器204在相应的“闪存通道m-CEl”芯片使能信号线上产生有效的使能信号，而在其他芯片使能信号线上不产生有效的使能信号。下面，将更加详细地介绍存储器控制器控制CE扩展器与多个闪存通道之间传递CE信号的方式。图3是采用移位寄存器来扩展芯片使能(CE)信号的实施例的原理图。图3的存储系统包括存储器控制器301，移位寄存器302、303，以及闪存304、305、306、307。闪存304-307的数据和除芯片使能(CE)之外的控制信号分别连接在一起，并连接到存储器控制器301。存储器控制器301还连接到移位寄存器302以及移位寄存器303。移位寄存器302的输出端口 Q0-Q7分别连接到闪存304的四个芯片使能(CE)端口 CE1-CE4以及闪存305的四个芯片使能(CE)端口 CE1-CE4，以分别控制闪存304中的4个管芯和闪 存305中的4个管芯。移位寄存器303的输出端口 Q0-Q7分别连接到闪存306的四个芯片使能(CE)端口 CE1-CE4以及闪存307的四个芯片使能(CE)端口 CE1-CE4，以分别控制闪存306中的4个管芯和闪存307中的4个管芯。移位寄存器302与移位寄存器303以级联方式连接，使得移位寄存器303可接收移位寄存器302的移位输出信号。移位寄存器302和303具体可以为74HC595芯片。例如，当要选择闪存304的第一闪存管芯(对应于芯片使能端口 CEl)进行操作时，通过SHCP时钟，将8bit的数据“1000 0000”通过DS装载到移位寄存器302，再通过STCP时钟，将装载到移位寄存器302的数据，输出到移位寄存器302的Q0-Q7端口，从而在闪存304的CEl端口施加有效的使能信号，继而，可对闪存304的第一管芯进行读写操作。类似地，闪存控制器通过将8比特数据“0000 0001”装载到移位寄存器302并输出给闪存304、305，可以在闪存305的CE4端口施加有效的使能信号。由于移位寄存器302和303级联，存储器控制器也可将16比特数据“0000 00000001 0000”施加给移位寄存器302和303，使得在闪存306的CE4端口上施加有效的使能信号。以此方式，通过使用存储器控制器301的3个IO端口，可控制闪存304-307的16个芯片使能(CE)端口。在上面的例子中，闪存304-307的芯片使能端口中每次只有一个端口被施加有效的使能信号。可选地，可以将闪存304与305的数据和除芯片使能以外的其他控制端口连接在一起，并连接到存储器控制器301，以及将闪存306、307的数据和除芯片使能以外的其他控制端口连接在一起，并连接到存储器控制器301，使得存储器控制器301可以同时向闪存组304、305和闪存组306、307发送不同的数据和控制信号。在此情况下，存储器控制器301可通过向移位寄存器302、303提供16比特数据“0001 0000 0100 0000”，以同时向闪存304的CE4端口和闪存306的CE2端口发送使能信号，继而同时对闪存304的第四管芯和闪存306的第2管芯进行操作。图4是采用可编程逻辑器件来扩展芯片使能(CE)信号的实施例的原理图。图4的存储系统包括存储器控制器401，可编程逻辑器件402，以及闪存404、405、406,407o闪存404-407的数据和除芯片使能(CE)之外的控制端口分别连接在一起，并连接到存储器控制器401。存储器控制器401还连接到可编程逻辑器件402。可编程逻辑器件402的输出端口 Q0-Q15分别连接到闪存404-407的芯片使能(CE)端口 CE1-CE4，以分别控制闪存404-407的每一个中的4个管芯。可编程逻辑器件402具体可以为例如FPGA(现场可编程门阵列，Field Programmable Gate Array)、CPLD (复杂可编程逻辑器件，ComplexProgrammable Logic Device)、EPLD (可擦除可编程逻辑器件，Erasable ProgrammableLogic Device)等。存储器控制器401可通过向可编程逻辑器件402的数据端口(D0-D4)和/或命令端口(CMD)将可编程逻辑器件的输出端口 Q0-Q15中的特定端口设置为有效。例如，将Ql端口设置为有效，继而可向闪存404-407同时发送数据和除芯片使能(CE)之外的控制信号。由于仅同可编程逻辑器件402的Ql端口相连接的闪存404的CEl端口接收到有效的芯片使能信号，因而，仅闪存404的第一管芯被操作，而不会干扰闪存404的其他管芯，也不会干扰闪存405-407。虽然图4中给出了可编程逻辑器件402连接16个芯片使能(CE)信号的实施例， 所属领域技术人员将意识到可通过可编程逻辑器件输出其他任意数量的芯片使能信号，并控制相应数量的闪存和/或闪存管芯。以及，通过将闪存404和406的数据和除芯片使能之外的控制端口分别连接到存储器控制器401，而闪存404和闪存405共用数据和除芯片使能之外的控制端口，闪存406和407共用数据和除芯片使能之外的控制端口，存储器控制401可以设置可编程逻辑器件的Ql和Q9端口同时输出有效信号，继而可同时访问闪存404的管芯I和闪存406的管芯2。所属领域技术人员将意识到，本实用新型包括但不局限基于以下方式从存储器控制器向10扩展器传输数据基于串行协议(IIC、SPI、UART, LVDS等)、基于可编程逻辑器件(CPLD、FPGA等)、基于普通逻辑器件(移位寄存器等)。显然，所属领域技术人员也将意识到本实用新型所提供的方案也可以应用于NOR闪存或聚合物存储器等其他类型的存储介质。已经为了示出和描述的目的而展现了对本实用新型的描述，并且不旨在以所公开的形式穷尽或限制本实用新型。对所属领域技术人员，许多调整和变化是显而易见的。
权利要求1.ー种存储系统，包括存储器控制器，第一存储器芯片，信号扩展器； 所述存储器控制器耦合到所述信号扩展器； 所述第一存储器芯片包括第一管芯与第二管芯，所述第一管芯具有第一使能端ロ，所述第二管芯具有第二使能端ロ； 所述信号扩展器连接到所述第一使能端口和所述第二使能端ロ，以向所述第一管芯和所述第二管芯发送独立的使能信号。
2.根据权利要求I所述的存储系统， 所述第一管芯的数据端口和所述第二管芯的数据端ロ连接在一起，并连接到所述存储器控制器。
3.根据权利要求I或2所述的存储系统， 所述信号扩展器是移位寄存器或可编程逻辑器件。
4.一种存储系统,包括存储器控制器，第一存储器芯片，第二存储器芯片，信号扩展器； 所述存储器控制器连接到所述信号扩展器； 所述第一存储器芯片具有第一使能端ロ，所述第二存储器芯片具有第二使能端ロ ；所述信号扩展器连接到所述第一使能端口和所述第二使能端ロ，以向所述第一存储器芯片和所述第二存储器芯片发送独立的使能信号。
5.根据权利要求4所述的存储系统， 所述第一存储器芯片的数据端ロ和所述第二存储器芯片的数据端ロ连接在一起，并连接到所述存储器控制器。
6.根据权利要求4或5所述的存储系统， 所述信号扩展器是移位寄存器或可编程逻辑器件。
7.ー种存储系统，包括存储器控制器、第一存储器芯片、第二存储器芯片以及信号扩展器； 所述存储器控制器串行连接到所述信号扩展器； 所述第一存储器芯片包括第一管芯与第二管芯；所述第二存储器芯片包括第三管芯与第四管芯； 所述第一管芯具有第一使能端ロ，所述第二管芯具有第二使能端ロ，所述第三管芯第三使能端ロ，所述第四管芯具有第四使能端ロ ； 所述信号扩展器连接到所述第一使能端ロ、所述第二使能端ロ、所述第三使能端ロ、所述第四使能端ロ，以向所述第一管芯、所述第二管芯、所述第三管芯和所述第四管芯发送独立的使能信号。
8.根据权利要求7所述的存储系统， 所述第一管芯、所述第二管芯的数据端ロ连接到所述第一闪存芯片的数据端ロ ；所述第三管芯、所述第四管芯的数据端ロ连接到所述第二闪存芯片的数据端ロ ； 所述第一闪存芯片的数据端口和所述第二闪存芯片的数据端ロ连接在一起，并连接到所述存储器控制器。
9.根据权利要求7或8所述的存储系统， 所述信号扩展器是移位寄存器或可编程逻辑器件。
10.根据权利要求1、4或7所述的存储系统，其中所述存储器芯片是闪存芯片。
专利摘要公开了具有芯片使能信号扩展的存储系统。该存储系统，包括存储器控制器，第一存储器芯片，信号扩展器；所述存储器控制器耦合到所述信号扩展器；所述第一存储器芯片包括第一管芯与第二管芯，所述第一管芯具有第一使能端口，所述第二管芯具有第二使能端口；所述信号扩展器连接到所述第一使能端口和所述第二使能端口，以向所述第一管芯和所述第二管芯发送独立的使能信号。
文档编号G06F3/06GK202632269SQ20122018272
公开日2012年12月26日 申请日期2012年4月26日 优先权日2012年4月26日
发明者倪勇 申请人:北京忆恒创源科技有限公司