一种新型芯片控制器及控制总线阵列方法
【专利摘要】本发明的目的在于为控制器提供了一种新的门控系统及区控制总线。芯片仅产生数据指令，如何管理指令、数据及内存地址则交由内存自身分配管理。门控系统是由入门和出门组成，每个门阵列三个以上寄存器，输出数据及指令存入出门寄存器中，入门则是存入了由内存送入的指令及数据，再等候运算器、控制器取出执行。区控制总线是在运算器的每个位晶体管输入通道上阵列一个位开关门，开关门连接控制器形成字长控制通道，控制通道联接位控制器。在字长控制通道后阵列6条通道，6条通道自位控制器引出，运算器的每位位晶体管亦引出6条通道穿过位开关门连接到6条通道上，运算时位控制器全打开，运算器的任一位位开关门打开都能输入19，第一次运算器第一位打开表示19，第二次时运算器第二位打开表示399，第二次时第三位打开表示799。
【专利说明】一种新型芯片控制器及控制总线阵列方法【技术领域】
[0001]本发明涉及一种新型芯片控制器及控制总线阵列方法，尤其门控系统的应用，使芯片和内存彻底独立，颠覆了传统芯片控制器，属于芯片设计领域。
[0002]。
【背景技术】
[0003]芯片的控制器目前著名的有X86、RISC。X86庞大、臃肿；RISC虽然精简节能，可是功能相对单一。
[0004]二十进制芯片应用这两种系统显得十分单调，甚至无法配备运算器，二十进制芯片需要一种先进的控制器系统。
[0005]串行控制线路由于速度慢，已不适应现代发展需要；并行控制线路速度快，相应成本闻，价格昂贵。
[0006]区并行控制线介于串、并行两者之间，极大地发挥了串行、并行控制线的优点。
【发明内容】
[0007]本发明的目的在于为控制器提供了一种新的门控系统及区控制总线。芯片仅产生数据指令，如何管理指令、数据及内存地址则交由内存自身分配管理。
[0008]门控系统是由入门和出门组成，每个门阵列三个以上寄存器，输出数据及指令存入出门寄存器中，入门则是存入了由内存送入的指令及数据，再等候运算器、控制器取出执行。
[0009]控制器的位控制器是按运算器的位晶体管复制所得，位晶体管内是6个晶体管分为三区，位控制器也是6个晶体管分为三区，低区4个晶体管，高区I个晶体管，高高区I个
晶体管。
[0010]一个位控制器引出6条通道，可控制字长19位的运算器，位控制器低区4条通道每条通道控制一位，可控4位位晶体管；低区加高区是5条通道控制I位位晶体管，共控制5位位晶体管，高高区是6条通道控制I位位晶体管，共控制10位，合计19位。有2位的位控制器可控字长达到399位，运算器的每位位晶体管是由一个位控制器控制。
[0011]区控制总线是在运算器的每个位晶体管输入通道上阵列一个位开关门，开关门连接控制器形成字长控制通道，控制通道联接位控制器形成字长控制器。
[0012]在字长控制通道后阵列6条通道，6条通道自位控制器引出，运算器的每位位晶体管亦引出6条通道穿过位开关门连接到6条通道上，运算时位控制器全打开，运算器的任一位位开关门打开都能输入19，第一次运算器第一位打开表示19，第二次时运算器第二位打开表示399，第二次时第三位打开表示799。
[0013]寄存器的位控制器也是按运算器的位晶体管阵列方法复制所得，其总线阵列是在寄存器的每位数据通道上，阵列2个位开关门，在每个位开关门引出控制通道连接控制器。
[0014]其中一个是读位开关门，是输出数据的，另一个是写入、删除开关门，数据通道上有数据时，此开关打开，他是个写入开关，数据通道上无数据时，此开关打开，他是个删除开关。
[0015]有多个寄存器时，是在寄存器的一侧阵列一个总开关门，总开关门连接控制器组成地址控制器，地址控制通道也是采用区并行阵列方式阵列，6条通道控制19个寄存器，2个地址控制器可控399个寄存器。
[0016]具体实施方法
本发明的较佳实施例。
[0017]一种新型芯片控制器由运算器控制器、寄存器控制器、门控控制器、译码控制器等组成，控制器的位控制器是按运算器的位晶体管复制所得，运算器的位晶体管内是6个晶体管组成，分为三区，位控制器也是6个晶体管分为三区，低区4个晶体管，高区I个晶体管，闻闻区I个晶体管。
[0018]一个运算器的字长64位，由2位控制器控制，位控制器引出6条通道，可控制字长19位的运算器，位控制器低区4条通道每条通道控制一位，可控4位位晶体管；低区加高区是5条通道控制I位位晶体管，共控制5位位晶体管，高高区是6条通道控制I位位晶体管，共控制10位，合计19位。有2位的位控制器引出6条通道，可控字长达到399位。
[0019]在运算器的每个位晶体管输入通道上阵列一个位开关门，开关门连接控制器形成字长控制通道，控制通道联接位控制器。
[0020]在字长控制通道后再阵列6条通道，6条通道自位控制器引出，运算器的每位位晶体管亦弓I出6条通道穿过位开关门连接到6条通道上，运算时位控制器全打开，运算器的任一位位开关门打开都能输入19，第一次运算器的第一位打开表示19，第二次时运算器第二位打开表示399，第二次时第三位打开表示799，64次输入后本次操作结束。
[0021]寄存器的位控制器也是按运算器的位晶体管阵列方法复制所得，其总线阵列是在寄存器的每位数据通道上，阵列2个位开关门，在每个位开关门引出控制通道连接控制器。64位寄存器需要4个位控制器，2个位控制器控制读位开关，2个位控制器控制写、删位开关。
[0022]其中的读位开关门，是输出数据的，另一个是写入、删除开关门，数据通道上有数据时，此开关打开，是个写入开关，数据通道上无数据时，此开关打开，是个删除开关。
[0023]有多个寄存器时，是在寄存器的一侧阵列一个总开关门，总开关门连接控制器组成地址控制器，地址控制通道也是采用区并行阵列方式阵列，6条通道控制19个寄存器，2个地址控制器可控399个寄存器。
[0024]门控系统是由入门和出门组成，每个门阵列三个以上寄存器，输出数据及指令存入出门寄存器中，入门则是存入了由内存送入的指令及数据，再等候运算器、控制器取出执行。
[0025]尽管本发明的内容已经通过上述优选实施例做了详细介绍，上述的描述不应被认为是对本发明的限定，本发明的保护范围应由所附的权利要求来限定。
【权利要求】
1.一种新型芯片控制器及控制总线阵列方法，其特征在于是使用区控制总线连接运算器和寄存器。
2.一种新型芯片控制器及控制总线阵列方法，其特征在于是使用门控系统收发数据及内存地址。
3.一种新型芯片控制器及控制总线阵列方法，其特征在于是位控制器和运算器的位晶体管一样，是由多个晶体管组成，且分多个区。
4.根据权利要求1所述一种新型芯片控制器及控制总线方法，其特征在于是位控制器控制运算器的整个字长时，一个位控制器弓I出6条通道，可控制字长19位的运算器，位控制器低区4条通道每条通道控制一位，可控4位位晶体管；低区加高区是5条通道控制I位位晶体管，共控制5位位晶体管，高高区是6条通道控制I位位晶体管，共控制10位，合计19位。
5.有2位的位控制器可控字长达到399位，运算器的每位位晶体管是由一个位控制器控制。
6.根据权利要求1所述一种新型芯片控制器及控制总线方法，其特征在于是区控制总线是在运算器的每个位晶体管输入通道上阵列一个位开关门，开关门连接控制器形成字长控制通道，控制通道联接位控制器形成字长控制器。
7.根据权利要求1所述一种新型芯片控制器及控制总线方法，其特征在于是在字长控制通道后阵列多条通道，多条通道自位控制器引出，运算器的每位位晶体管亦引出通道穿过位开关门连接到位控制器通道上，运算时位控制器全打开，运算器的任一位位开关门打开都能输入19，第一次运算器第一位打开表示19，第二次时运算器第二位打开表示399，第二次时第三位打开表示799。
8.根据权利要求1所述一种新型芯片控制器及控制总线方法，其特征在于是寄存器的位控制器也是按运算器的位晶体管阵列方法复制所得，其总线阵列是在寄存器的每位数据通道上，阵列2个位开关门，在每个位开关门引出控制通道连接控制器，其中一个是读位开关门，是输出数据的，另一个是写入、删除开关门，数据通道上有数据时，此开关打开，他是个写入开关，数据通道上无数据时，此开关打开，他是个删除开关。
9.根据权利要求1、2所述一种新型芯片控制器及控制总线方法，其特征在于是门控系统是由入门和出门组成，每个门阵列三个以上寄存器，输出数据及指令存入出门寄存器中，入门则是存入了由内存送入的指令及数据，再等候运算器、控制器取出执行。
10.根据权利要求1、2、9所述一种新型芯片控制器及控制总线方法，其特征在于是每个门是由数据区和指令区组成。
【文档编号】G06F13/20GK103942167SQ201310020867
【公开日】2014年7月23日 申请日期:2013年1月21日 优先权日:2013年1月21日
【发明者】蒋海勇 申请人:蒋海勇