用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法
【专利摘要】本发明涉及一种用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法，包括有设备本体，其特点是：设备本体内设置有信号状态机装置与时钟信号通讯线，时钟信号通讯线分别连接信号状态机装置的时钟端口、FIFO写数据装置的时钟端口、FIFO地址装置的时钟端口、FIFO控制装置的时钟端口和FIFO读数据装置的时钟端口。由此，可实现Avalon总线与Crossbar总线间无差别连接，可以使数据分别满足两边总线各自的时序规范，进行正确的不同总线间的数据传输。
【专利说明】用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法
【技术领域】
[0001]本发明涉及一种讯转换桥设备及其转换方法，尤其涉及一种用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法。
【背景技术】
[0002]Avalon 总线是 Altera 公司设计的用于 SOPC (System On Programmable Chip,可编程片上系统)中，连接片上处理器和其他IP模块的一种简单的总线协议，规定了主部件和从部件之间进行连接的端口和通信的时序。
[0003]Avalon总线的主要设计目的是:简单性，提供一种非常易于理解的协议；优化总线逻辑的资源使用率，将逻辑装置保存在PUXProgrammable Logic Device,可编程逻辑器件)中；同步操作，将其它的逻辑装置很好地集成到同一 PLD中，所有外设的接口与Avalon总线时钟同步，不需要复杂的握手/应答机制。这样就简化了 Avalon总线的时序行为，而且便于集成高速外设。Avalon总线以及整个系统的性能可以采用标准的同步时序分析技术来评估,这样避免了复杂的时序。
[0004]Avalon接口规范是为可编程片上系统SOPC环境下外设的开发而设计的，总线设备分为主从设备，并各有其工作模式。为外设的设计者提供描述主外设和从外设中基于地址读/写接口的基础。Avalon采用了开关结构及从部件仲裁方式提供对主部件的同时互连，外部件与Avalon始终同步操作，使用非三态总线，主、从部件间多种带宽互连，支持数据流传输。Avalon同时对总线信号的定时、主从部件传输的信号作了定义，以便于不同IP核的集成。Altera大部分结构复杂的IP都采用此标准。
[0005]Avalon片上总线结构具有性能好、应用范围广和协议规范公开化等优点，使它成为众多IP开发商和SOC系统集成者广为采用的一种流行工业标准片上总线结构。
[0006]Avalon总线作为主端口，其接口信号为:
[0007]
【权利要求】
1.用于Avalon总线向Crossbar总线的通讯转换桥设备，包括有设备本体，其特征在于:所述的设备本体内设置有信号状态机装置与时钟信号通讯线，所述时钟信号通讯线分别连接信号状态机装置的时钟端口、FIFO写数据装置的时钟端口、FIFO地址装置的时钟端口、FIFO控制装置的时钟端口和FIFO读数据装置的时钟端口。
2.用于Avalon总线向Crossbar总线的通讯转换方法，其特征在于:通过信号状态机装置的字节使能端口处理alm_byteenable信号，所述FIFO地址装置的地址输入端口以及信号状态机装置的地址输入端口处理alm_addr信号，所述FIFO写数据装置的写输入端口、信号状态机装置的写数据端口处理alm_Writedata信号，所述信号状态机装置的写控制输入端口处理alm_write信号，所述信号状态机装置的读控制输入端口处理alm_read信号，所述信号状态机装置的写使能输出端口发出write_en信号，该written信号接入FIFO写数据装置的使能输入端口，所述信号状态机装置的地址使能输出端口发出addr_en信号，该addr_en信号接入FIFO地址装置的使能输入端口，所述信号状态机装置的读控制输出端口发出read信号，该read信号接入FIFO控制装置的读控制输入端口，所述信号状态机装置的写控制输出端口发出write信号，该write信号接入FIFO控制装置的写控制输入端口，所述信号状态机装置的控制使能端口发出ctr_en信号，该ctr_en信号接入FIFO控制装置的使能输入端口，所述信号状态机装置的读使能端口发出read_en信号，该read_en信号接入FIFO读数据装置的使能输入端口，所述FIFO写数据装置的写输出端口发出cs_writedata信号，所述FIFO地址装置的地址输出端口发出cs_addr信号，所述FIFO控制装置的写控制输出端口发出cs_write信号，所述FIFO控制装置的读控制输出端口发出cs_read信号，所述时钟信号通讯线反馈的cs^eaddata信号接FIFO读数据装置的读输入端口，所述FIFO读数据装置的读输出端口发出alm_readdata信号送入时钟信号通讯线。
3.根据权利要求2所述的用于Avalon总线向Crossbar总线的通讯转换方法,其特征在于:所述的信号状态机装置包括空闲状态，写数据状态和读数据状态，三个状态由alm_write和alm_read两个信号控制状态转移，且alm_write和alm_read两个信号不能同时有效，即两者互为逻辑非的关系，alm_Write控制信号状态机装置由当前状态转向写数据状态，alm_read控制由当前状态转向读数据状态。
4.根据权利要求3所述的用于Avalon总线向Crossbar总线的通讯转换方法,其特征在于:所述的信号状态机装置处于空闲状态时，将write_en、addr_en、ctr_en、read_en信号置为无效，等待数据信号以及控制信号进行状态转移与数据传输。
5.根据权利要求3所述的用于Avalon总线向Crossbar总线的通讯转换方法,其特征在于:所述的信号状态机装置处于写数据状态时，alm_writedata通过写数据输入端送入写FIFO和信号状态机装置，alm_addr通过地址输入端写入FIFO地址装置和信号状态机装置，信号状态机装 置判断alm_writedata和alm_addr信号，当两者皆不为0时，将write_en、addr_en和ctr_en信号置为有效，这三个信号分别为FIFO写数据装置、FIFO地址装置和FIFO控制装置的使能信号，信号状态机装置将ctr_en、write和read信号送入FIFO控制装置，其中write和read信号与主端给出的alm_write和alm_read保持一致，并对应的送给从端的cs_write和cs_read,FIFO地址装置将alm_addr信号送给从端对应的cs_addr,FIFO写数据装置将主端的alm_writedata数据送给从端cs_writedata。
6.根据权利要求3所述的用于Avalon总线向Crossbar总线的通讯转换方法,其特征在于:所述的信号状态机装置处于读数据状态时，将alm_addr通过地址输入端送入FIFO地址装置以及信号状态机装置，信号状态机装置判断alm_addr信号,若alm_addr信号非O,表示FIFO地址装置中的数据是有效的而非空，此时信号状态机装置将read_en、addr_en和ctr_en信号置为有效，这三个信号分别为FIFO读数据装置、FIFO地址装置和FIFO控制装置的使能信号，信号状态机装置将ctr_en、write和read信号送入FIFO控制装置,其中write和read信号 分别与主端给出的alm_write和alm_read保持一致,并对应的送给从端的cs_write和cs_read,FIFO地址装置将alm_addr信号送给从端对应的cs_addr,FIFO读数据装置将从端送入的cs_readdata数据送给主端的alm_readdata。
【文档编号】G06F13/40GK103744817SQ201310465254
【公开日】2014年4月23日 申请日期:2013年10月8日 优先权日:2013年10月8日
【发明者】吴迪, 陈鑫, 张珂 申请人:苏州爱思索电子科技有限公司