一种基于四模余数系统的fir滤波器及其设计方法
【专利摘要】本发明公开了一种基于四模余数系统的FIR滤波器及其设计方法，该滤波器由1个二进制数至剩余数转换模块，4个FIR滤波器子模块以及1个剩余数至二进制数转换模块构成的；该基于四模余数系统的FIR滤波器的设计方法包括前端设计、硬件描述语言建模、综合、成型；本发明的基于四模余数系统的FIR滤波器将一个计算分为若干个彼此独立，互不影响，并行运算的子计算，消除了各个子计算之间的进位链，加快了计算的速度，在模集合选取上，使多有模都具有2n和2n±1的形式，可以利用这些特殊的形式来简化转换器硬件电路的设计，使其完全用最简单的组合逻辑电路来实现，而不必占用存储空间。
【专利说明】一种基于四模余数系统的FIR滤波器及其设计方法
【技术领域】
[0001]本发明属于数字信号处理【技术领域】，尤其涉及一种基于四模余数系统的FIR滤波器及其设计方法。
【背景技术】
[0002]基于剩余数系统的FIR滤波器电路利用剩余数能将一个计算分为若干个彼此独立，互不影响，并行运行的子计算以及字长在整个计算过程中始终保持不变的本质优点，有效的解决了传统滤波器存在的问题，越来越被广泛的应用于超高速数据流的滤波处理中。
[0003]在数字信号处理领域中，一个不可或缺的部件是有限脉冲响应滤波器。它的高稳定性决定了它广泛的应用于通信、控制、图像以及雷达等多种领域。然而，由于FIR滤波器是一个乘加密集型的计算单元，因此，在当前超高速信息流的冲击下，传统二进制数系统的FIR滤波器不可避免的产生了如下的问题:
[0004]I)保证实时通信。
[0005]2)通过减少抽头数或乘加器的字长却降低了滤波的精度和效果。
[0006]传统的解决办法是采用变换技术来实现，如快速傅里叶变换(FFT)等。然而，FFT是以块的方式处理数据，因此在处理过程中需要大量的数据缓冲从而导致输出的延时。
[0007]采用余数系统构建FIR滤波器是解决上述问题的有效方法。
【发明内容】
[0008]本发明的目的在于提供一种基于四模余数系统的FIR滤波器及其设计方法，旨在解决传统的傅里叶变换是以块的方式处理数据，在处理过程中需要大量的数据缓冲从而导致输出的延时的问题。
[0009]本发明是这样实现的，一种基于四模余数系统的FIR滤波器由I个二进制数至剩余数转换模块，4个FIR滤波器子模块以及I个剩余数至二进制数转换模块构成的；
[0010]进一步，所述的基于四模余数系统的FIR滤波器的电路，以4模结合{2n-l，2n+l，22η，22n+l-l}，可同时处理4个模，处理数的动态范围达到6n+l位，整个电路完全由组合电路构成，同时集合中的每一个模都具有2n和2n±l的形式；
[0011]一种基于四模余数系统的FIR滤波器的设计方法包括前端设计、硬件描述语言建模、综合、成型。具体步骤如下:
[0012]步骤一、前端设计。
[0013]首先，根据滤波器的参数利用商业软件Matlab的FDATool工具箱来设计FIR滤波器。FDATool根据输入的滤波器参数求出滤波器的阶数N，滤波器的系数，然后FDATool根据设计者指定的量化精度对系数进行量化。设计者根据量化的精度以及输入数据的位宽决定余数系统的动态范围M，利用公式Uog2 Mj决定模集合n的取值，然后求解量化系数关于各个模的余数。
[0014]步骤二、硬件描述语言建模。[0015]利用Verilog或VHDL硬件描述语言对基于相应模集合进行余数FIR滤波器建模，其中，二进制数至余数转换器的设计，各个通道的模加法器的设计，模乘法器分别选用前一阶段的最优化的设计。根据步骤一求得的参数实例化模型，并用仿真软件如ModelSim验证逻辑是否正确。
[0016]步骤三、综合。
[0017]将步骤二得到的逻辑正确的实例化余数FIR滤波器利用综合软件综合，如Synopsys Design Compiler,获取关键路径的最小定时,然后,对生成的网表做后仿,验证网表的逻辑正确性，如有错误，应修改逻辑后，再综合后仿，此过程循环执行直至网表正确。
[0018]步骤四、成型。
[0019]利用网表，生成版图，联系芯片铸造商流片。也可以封装成软核或硬核，以IP核的形式发布。
[0020]效果汇总
[0021]本发明的基于四模余数系统的FIR滤波器有如下有益效果:
[0022](I)FIR滤波器是乘加运算的密集型数字信号处理，而剩余数系统在乘加运算上具有无可比拟的纯并行性，它将一个计算分为若干个彼此独立，互不影响，并行运算的子计算，消除了各个子计算之间的进位链，加快了计算的速度。
[0023](2)基于剩余数系统FIR滤波器，在模集合选取上，使多有模都具有2n和2n±l的形式。可以利用这些特殊的形式来简化转换器硬件电路的设计，使其完全用最简单的组合逻辑电路来实现，而不必占用存储空间。
【专利附图】
【附图说明】
[0024]图1是本发明实施例提供的基于剩余数系统的四通道FIR滤波器电路的整体架构示意图；
[0025]图2是本发明实施例提供的基于剩余数系统的四通道FIR滤波器电路的设计流程图；
【具体实施方式】
[0026]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0027]如图1所示，一种基于四模余数系统的FIR滤波器由I个二进制数至剩余数转换模块，4个FIR滤波器子模块以及I个剩余数至二进制数转换模块构成的；
[0028]进一步，所述的基于四模余数系统的FIR滤波器的电路，以4模结合{2n_l，2n+l，22η，22n+l-l}，可同时处理4个模，处理数的动态范围达到6n+l位，整个电路完全由组合电路构成，同时集合中的每一个模都具有2n和2n±l的形式；
[0029]如图2所示，一种基于四模余数系统的FIR滤波器的设计方法包括
[0030]SlOl:前端设计；
[0031]S102:硬件描述语言建模:；
[0032]S103:综合；[0033]S104:成型。
[0034]具体步骤如下:
[0035]步骤一、前端设计。
[0036]首先，根据滤波器的参数利用商业软件Matlab的FDATool工具箱来设计FIR滤波器。FDATool根据输入的滤波器参数求出滤波器的阶数N，滤波器的系数，然后FDATool根据设计者指定的量化精度对系数进行量化。设计者根据量化的精度以及输入数据的位宽决定余数系统的动态范围M，利用公式Llog2 Mj决定模集合n的取值，然后求解量化系数关于各个模的余数。
[0037]步骤二、硬件描述语言建模。
[0038]利用Verilog或VHDL硬件描述语言对基于相应模集合进行余数FIR滤波器建模，其中，二进制数至余数转换器的设计，各个通道的模加法器的设计，模乘法器分别选用前一阶段的最优化的设计。根据步骤一求得的参数实例化模型，并用仿真软件如ModelSim验证逻辑是否正确。
[0039]步骤三、综合。
[0040]将步骤二得到的逻辑正确的实例化余数FIR滤波器利用综合软件综合，如Synopsys Design Compiler,获取关键路径的最小定时,然后,对生成的网表做后仿,验证网表的逻辑正确性，如有错误，应修改逻辑后，再综合后仿，此过程循环执行直至网表正确。
[0041]步骤四、成型。
[0042]利用网表，生成版图，联系芯片铸造商流片。也可以封装成软核或硬核，以IP核的形式发布。
[0043]上述虽然结合附图对本发明的【具体实施方式】进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性的劳动即可做出的各种修改或变形仍在本发明的保护范围之内。
【权利要求】
1.一种基于四模余数系统的FIR滤波器，其特征在于，所述的基于四模余数系统的FIR滤波器由I个二进制数至剩余数转换模块，4个FIR滤波器子模块以及I个剩余数至二进制数转换模块构成的。
2.如权利要求1所述的基于四模余数系统的FIR滤波器，其特征在于，所述的基于四模余数系统的FIR滤波器的电路，以4模结合{2η-1，2η+1，22η，22η+1_1}，可同时处理4个模，处理数的动态范围达到6η+1位，整个电路完全由组合电路构成，同时集合中的每一个模都具有2η和2η±1的形式。
3.一种基于四模余数系统的FIR滤波器的设计方法，其特征在于，所述的基于四模余数系统的FIR滤波器的设计方法包括前端设计、硬件描述语言建模、综合、成型。
4.如权利要求3所述的基于四模余数系统的FIR滤波器的设计方法，其特征在于，具体步骤如下: 步骤一、前端设计； 首先，根据滤波器的参数利用商业软件Matlab的FDATool工具箱来设计FIR滤波器。FDATooI根据输入的滤波器参数求出滤波器的阶数N，滤波器的系数，然后FDATool根据设计者指定的量化精度对系数进行量化；设计者根据量化的精度以及输入数据的位宽决定余数系统的动态范围M，利用公式Llog2 M」决定模集合n的取值，然后求解量化系数关于各个模的余数； 步骤二、硬件描述语言建模； 利用Verilog或VHDL硬件描述语言对基于相应模集合进行余数FIR滤波器建模，其中，二进制数至余数转换器的设计，各个通道的模加法器的设计，模乘法器分别选用前一阶段的最优化的设计；根据步骤一求得的参数实例化模型，并用仿真软件如ModelSim验证逻辑是否正确； 步骤三、综合； 将步骤二得到的逻辑正确的实例化余数FIR滤波器利用综合软件综合,如SynopsysDesign Compiler,获取关键路径的最小定时；然后,对生成的网表做后仿,验证网表的逻辑正确性，如有错误，应修改逻辑后，再综合后仿，此过程循环执行直至网表正确； 步骤四、成型； 利用网表，生成版图，联系芯片铸造商流片；也可以封装成软核或硬核，以IP核的形式发布。
【文档编号】G06F17/50GK103647522SQ201310577763
【公开日】2014年3月19日 申请日期:2013年11月19日 优先权日:2013年11月19日
【发明者】吕晓兰, 肖明 申请人:吕晓兰, 肖明