模组识别方法及终端设备的制作方法
【专利摘要】本发明实施例公开了一种模组识别方法及终端设备，其中，模组的第二端口和检测端口相连接的模组，在CPU的第二端口传输高电平信号和低电平信号时，模组的检测端口接收处于不同状态下的CPU的第二端口传输的信号时的输出信号，不同于将模组的第二端口与模组的检测端口不进行连接下的模组的检测端口的输出信号；这样，除根据模组的检测端口接收处于不同状态下的CPU的第二端口的传输信号时的输出信号来识别3个模组之外，还可以通过在CPU的第二端口输出高电平信号和低电平信号时，所述模组的检测端口的输出信号来识别出第四种模组，由于未增加GPIO端口，解决了现有方法中识别3个以上的模组时造成的GPIO端口资源的多度占用的问题。
【专利说明】模组识别方法及终端设备
【技术领域】
[0001]本发明涉及检测【技术领域】，更具体地说，涉及一种模组识别方法及终端设备。
【背景技术】
[0002]目前，电子产品中的器件，例如，摄像头、液晶显示屏、触摸屏等多媒体器件，都是模组化设计。电子产品中的模组可以由多个模组供应商来提供。
[0003]由于不同模组供应商提供的模组的软件驱动均不相同，甚至同一模组供应商提供的不同型号的模组的软件驱动也可以不相同，这样就需要在使用模组之前对模组进行识别。
[0004]现有的模组识别方法可以包括硬件身份标识ID识别。所述的硬件ID识别具体可以为:将模组和中央处理器建立连接，并将模组的一个端口作为检测端口，该检测端口需要连接中央处理器的一个GPIO (General Purpose Input Output,通用输入/输出)端口 ；不同的模组的检测端口可以接收所述CPU的GPIO端口传输的不同的输入信号并输出相应的信号，CPU通过读取模组的检测端口的输出信号来识别模组。
[0005]由于CPU的一个GPIO端口仅包括高、低和高阻三种状态，即一个GPIO端口可以输出三种类型的信号，因此，一个GPIO端口仅能支持3个不同的模组。若需要识别3个以上的模组，则需要增加用于检测的GPIO端口，由此会造成GPIO端口资源的多度占用。
【发明内容】
[0006]有鉴于此，本发明实施例提供一种模组识别方法及终端设备，以解决现有方法中识别3个以上的模组时造成的GPIO端口资源的多度占用的问题。
[0007]为了实现上述目的，现提出的方案如下:
[0008]本发明实施例的第一方面提供一种模组识别方法，应用于终端设备，所述终端设备的CPU的第一端口与模组的检测端口相连，所述CPU的第二端口与所述模组的第二端口相连；所述方法包括:
[0009]控制所述CPU的第二端口分别输出高电平信号和低电平信号；
[0010]在所述CPU的第二端口输出高电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；在所述CPU的第二端口输出低电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；所述CPU的第一端口被配置的状态包括输入上拉状态、输入下拉状态和输入不拉状态；
[0011]结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组。
[0012]结合本发明实施例的第一方面，在本发明实施例的第一方面的第一种实施方式中，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组，包括:[0013]确定满足第一预设条件，识别所述模组为所述模组检测端口接地的模组；
[0014]其中，所述第一预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
[0015]结合本发明实施例的第一方面，在本发明实施例的第一方面的第二种实施方式中，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组，包括:
[0016]确定满足第二预设条件，识别所述模组为所述模组的检测端口悬空的模组；
[0017]其中，所述第二预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号为高电平信号，检测到所述模组的检测端口在接收到被配置为输入下拉和输入不拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号；
[0018]并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号为高电平信号，检测到所述模组的检测端口在接收到被配置为输入下拉和输入不拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
[0019]结合本发明实施例的第一方面，在本发明实施例的第一方面的第三种实施方式中，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组，包括:
[0020]确定满足第三预设条件，识别所述模组为所述模组的检测端口接电源的模组；
[0021]其中，所述第三预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号。
[0022]结合本发明实施例的第一方面，在本发明实施例的第一方面的第四种实施方式中，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组，包括:
[0023]确定满足第四预设条件，识别所述模组为所述模组的第二端口与所述模组的检测端口相连接的模组；
[0024]其中，所述第四预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
[0025]结合本发明实施例的第一方面的第一种实施方式、第二种实施方式或者第三种实施方式，在本发明实施例的第一方面的第五种实施方式中，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型识别所述模组，还包括:
[0026]确定满足第四预设条件，识别所述模组为所述模组的第二端口与所述模组的检测端口相连接的模组；
[0027]其中，所述第四预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
[0028]在本发明实施例的第二方面提供一种终端设备，包括:CPU和模组，所述CPU的第一端口与所述模组的检测端口相连，所述CPU的第二端口与所述模组的第二端口相连，其中，
[0029]所述CPU用于控制所述CPU的第二端口分别输出高电平信号和低电平信号；在所述CPU的第二端口输出高电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；在所述CPU的第二端口输出低电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；并结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组，所述CPU的第一端口被配置的状态包括输入上拉状态、输入下拉状态和输入不拉状态。
[0030]结合本发明实施例的第二方面，在本发明实施例的第二方面的第一种实施方式中，所述CPU在结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组时，具体用于:确定满足第一预设条件，识别所述模组为所述模组检测端口接地的模组；
[0031]其中，所述第一预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
[0032]结合本发明实施例的第二方面，在本发明实施例的第二方面的第二种实施方式中，所述CPU在结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组时，具体用于:确定满足第二预设条件，识别所述模组为所述模组的检测端口悬空的模组；
[0033]其中，所述第二预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号为高电平信号，检测到所述模组的检测端口在接收到被配置为输入下拉和输入不拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号；
[0034]并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号为高电平信号，检测到所述模组的检测端口在接收到被配置为输入下拉和输入不拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
[0035]结合本发明实施例的第二方面，在本发明实施例的第二方面的第三种实施方式中，所述CPU在结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组时，具体用于:确定满足第三预设条件，识别所述模组为所述模组的检测端口接电源的模组；
[0036]其中，所述第三预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号。
[0037]结合本发明实施例的第二方面，在本发明实施例的第二方面的第四种实施方式中，所述CPU在结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组时，具体用于:确定满足第四预设条件，识别所述模组为所述模组的第二端口与所述模组的检测端口相连接的模组；
[0038]其中，所述第四预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
[0039]结合本发明实施例的第二方面的第一种实施方式、第二种实施方式、或第三种实施方式，在本发明实施例的第五种实施方式中，所述CPU在结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组时，具体还用于:确定满足第四预设条件，识别所述模组为所述模组的第二端口与所述模组的检测端口相连接的模组；
[0040]其中，所述第四预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
[0041]从上述的技术方案可以看出，本发明实施例公开模组识别方法中，将被识别的模组的第二端口和检测端口相连接，此种类型的模组，在CPU的第二端口传输高电平信号和低电平信号时，所述模组的检测端口接收处于输入上拉、输入下拉和输入不拉的状态下的所述CPU的第二端口传输的信号时的输出信号，不同于将所述模组的第二端口与所述模组的检测端口不进行连接下的模组的检测端口的输出信号；这样，除根据所述模组的检测端口接收处于输入上拉、输入下拉和输入不拉的状态下的所述CPU的第二端口的传输信号时的输出信号来识别3个模组之外，还可以通过在所述CPU的第二端口输出高电平信号和低电平信号时，所述模组的检测端口的输出信号来识别出将所述模组的第二端口与所述模组的检测端口相连接的模组，即识别出第四个模组，由于未增加检测的GPIO端口，解决了现有方法中识别3个以上的模组时造成的GPIO端口资源的多度占用的问题。
【专利附图】
【附图说明】
[0042]为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0043]图1为本发明实施例公开的一种模组识别方法的流程图；
[0044]图2为本发明另一实施例公开的一种模组识别方法的流程图；
[0045]图3为本发明另一实施例公开的一种模组识别方法的流程图；
[0046]图4为本发明另一实施例公开的一种模组识别方法的流程图；
[0047]图5为本发明另一实施例公开的一种模组识别方法的流程图；
[0048]图6为本发明另一实施例公开的一种模组识别方法的流程图；
[0049]图7为本发明实施例公开的一种模组识别方法的示例图；
[0050]图8为本发明另一实施例公开的一种模组识别方法的示例图。
【具体实施方式】
[0051]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0052]本发明实施例提供一种模组识别方法，以解决现有方法中识别3个以上的模组时造成的GPIO端口资源的多度占用的问题。
[0053]此处需要说明的是，本发明实施例公开的模组识别方法应用于终端设备，所述终端设备包括CPU和模组，并且，所述模组识别方法除可以识别现有的模组之外，还可以识别模组的第二端口与模组的检测端口相连接的模组，其中，所述第二端口为所述模组中除模组的检测端口外的任意一个端口，所述模组的检测端口与所述CPU的第一端口相连接，且所述CPU的第一端口为所述CPU的任意一个GPIO端口。
[0054]并且，本发明实施例公开的模组指具有通信接口的器件，例如:摄像头、液晶显示屏以及触摸屏等一系列的多媒体器件。
[0055]参见图1，本发明实施例公开的一种模组识别方法，包括:
[0056]S101、控制所述CPU的第二端口分别输出高电平信号和低电平信号。
[0057]本实施例中，CPU的第二端口和所述被识别的模组的第二端口相连接，所述CPU在识别任意一个被识别的模组时，所述CPU的第二端口被分别配置为输出高和输出低，对应的，所述CPU的第二端口输出高电平信号和低电平信号至所述模组的第二端口，所述CPU的第二端口输出的信号即为所述模组的第二端口接收的信号。
[0058]S102、在所述CPU的第二端口输出高电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；在所述CPU的第二端口输出低电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号。
[0059]其中，所述CPU的第一端口被配置的状态包括输入上拉状态、输入下拉状态和输入不拉状态。
[0060]其中，所述模组的任意一个端口均可以作为本发明实施例公开的检测端口，一般情况下，将所述模组的第一端口作为模组的检测端口。
[0061]并且，所述CPU的第二端口配置为不同的状态时，传输的信号不相同，具体的，所述CPU的第二端口处于输入上拉的状态,其传输信号为高电平信号；所述CPU的第二端口处于输入下拉的状态，其传输信号为低电平信号；所述CPU的第二端口处于输入不拉的状态，其传输信号为空。
[0062]S103、结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组。
[0063]将被识别的模组的第二端口和检测端口相连接，此种类型的模组，所述CPU的第二端口传输高电平信号和低电平信号时，所述模组的检测端口接收处于输入上拉、输入下拉和输入不拉的状态下的所述CPU的第二端口传输的信号时的输出信号，不同于将所述模组的第二端口与所述模组的检测端口不进行连接下的模组的检测端口的输出信号；这样，除根据所述模组的检测端口接收处于输入上拉、输入下拉和输入不拉的状态下的所述CPU的第二端口的传输信号时的输出信号来识别3个模组之外，还可以通过所述CPU的第二端口输出高电平信号和低电平信号和所述模组的检测端口的输出信号识别出将所述模组的第二端口与所述模组的检测端口相连接的模组，即识别出第四个模组，由于未增加检测的GPIO端口，解决了现有方法中识别3个以上的模组时造成的GPIO端口资源的多度占用的问题。
[0064]并且，此处还需要说明的是，所述CPU的第二端口和所述CPU的第一端口是功能复用的，且所述模组的第二端口和所述模组的检测端口也是功能复用，所述CPU的第二端口和所述模组的第二端口仅在所述CPU进行识别所述模组时，用作识别的功能，当所述模组识别结束后，所述CPU的第二端口和所述模组的第二端口均可以完成其他工作。因此，实施例本实施例公开的模组的识别方法，相当于仅占用了所述CPU的一个GPIO端口，也占用了所述模组的一个端口。
[0065]本发明另一实施例还公开了一种模组识别方法，如图2所示，包括步骤:[0066]S201、控制所述CPU的第二端口分别输出高电平信号和低电平信号；
[0067]S202、在所述CPU的第二端口输出高电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；在所述CPU的第二端口输出低电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号;
[0068]其中，所述CPU的第一端口被配置的状态包括输入上拉状态、输入下拉状态和输入不拉状态；
[0069]S203、确定满足第一预设条件，识别所述模组为所述模组检测端口接地的模组；
[0070]其中，所述第一预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
[0071]具体的，本实施例中，在所述CPU的第二端口输出高电平信号时，所述模组的检测端口分别接收处于输入上拉、输入下拉和输入不拉的状态下的所述CPU的第一端口的传输信号，即所述模组的检测端口分别接收高电平信号、低电平信号以及空信号时，检测所述模组的检测端口的输出信号，判断所述模组的检测端口的输出信号均为低电平信号。
[0072]并且，在所述CPU的第二端口输出低电平信号时，所述模组的检测端口分别接收处于输入上拉、输入下拉和输入不拉的状态下的所述CPU的第一端口的传输信号，检测所述模组的检测端口的输出信号，判断所述模组的检测端口的输出信号也均为低电平信号，说明此时所述模组的第二端口接收的电平信号对所述模组的检测端口的输出信号没有影响，即可以得出:此时被识别的模组中的所述第二端口和所述模组的检测端口没有进行连接。
[0073]又由于所述模组的检测端口接收高电平信号、低电平信号以及空信号时的输出信号均为低电平信号，则说明所述模组的检测端口接地，这样，所述模组的检测端口的输出信号才会被拉低，且无论所述模组的检测端口接收哪种信号，输出信号均为低电平信号。
[0074]本发明另一实施例还公开了一种模组识别方法，参见图3，包括:
[0075]S301、控制所述CPU的第二端口分别输出高电平信号和低电平信号；
[0076]S302、在所述CPU的第二端口输出高电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；在所述CPU的第二端口输出低电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号;
[0077]其中，所述CPU的第一端口被配置的状态包括输入上拉状态、输入下拉状态和输入不拉状态；
[0078]S303、确定满足第二预设条件，识别所述模组为所述模组的检测端口悬空的模组；[0079]其中，所述第二预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号，检测到所述模组的检测端口在接收到被配置为输入下拉和输入不拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号；
[0080]并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号，检测到所述模组的检测端口在接收到被配置为输入下拉和输入不拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平?目号。
[0081]同样，在本实施例中，在所述CPU的第二端口输出高电平信号,或者输出低电平信号，所述模组的检测端口接收高电平信号、低电平信号以及空信号时的输出信号均相同，说明所述模组的第二端口接收所述CPU的第二端口输出的电平信号对所述模组的检测端口的输出信号没有影响，即此时被识别的模组中的所述模组的第二端口和所述模组的检测端口没有连接。
[0082]又由于所述模组的检测端口接收高电平信号时的输出信号为高电平信号，所述模组的检测端口接收低电平信号和空信号时的输出信号均为低电平信号，即所述模组的检测端口的输出信号跟随所述模组的检测端口的输入信号，此时说明所述模组的检测端口悬空，即被识别的模组为所述模组的检测端口悬空的模组。
[0083]本发明另一实施例还公开了一种模组识别方法，参见图4，包括:
[0084]S401、控制所述CPU的第二端口分别输出高电平信号和低电平信号；
[0085]S402、在所述CPU的第二端口输出`高电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；在所述CPU的第二端口输出低电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号;
[0086]其中，所述CPU的第一端口被配置的状态包括输入上拉状态、输入下拉状态和输入不拉状态；
[0087]S403、确定满足第三预设条件，识别所述模组为所述模组的检测端口接电源的模组；
[0088]其中，所述第三预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号。
[0089]同样，在本实施例中，在所述CPU的第二端口输出高电平信号,或者输出低电平信号，所述模组的检测端口接收高电平信号、低电平信号以及空信号时的输出信号均相同，说明所述模组的第二端口接收所述CPU的第二端口输出的电平信号对所述模组的检测端口的输出信号没有影响，即此时被识别的模组中的所述模组的第二端口和所述模组的检测端口没有进行连接。
[0090]又由于所述模组的检测端口接收高电平信号、低电平信号以及空信号时的输出信号均为高电平信号，此时说明所述模组的检测端口均输入高电平，即所述模组的检测端口接电源，此时，所述模组的检测端口无论输入信号为哪种信号，其输出信号均会被拉高。
[0091]本发明另一实施例还公开了一种模组识别方法，参见图5，包括:
[0092]S501、控制所述CPU的第二端口分别输出高电平信号和低电平信号；
[0093]S502、在所述CPU的第二端口输出高电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；在所述CPU的第二端口输出低电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号;
[0094]其中，所述CPU的第一端口被配置的状态包括输入上拉状态、输入下拉状态和输入不拉状态；
[0095]S503、确定满足第四预设条件，识别所述模组为所述模组的第二端口与所述模组的检测端口相连接的模组；
[0096]其中，所述第四预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
[0097]本实施例中，所述CPU的第二端口输出为高电平信号和输出低电平信号时,所述模组的检测端口接收高电平信号、低电平信号以及空信号时输出信号是有区别的，此时，说明所述模组的第二端口接收CPU的第二端口输出的信号对所述模组的检测端口的输出信号有影响，说明此时被识别的模组的所述模组的第二端口与所述模组的检测端口相连接。
[0098]具体的，当所述CPU的第二端口输出高电平信号时，由于所述模组的第二端口和所述模组的检测端口相连接，无论所述模组的检测端口的输入信号为哪种信号，所述模组的第二端口接收所述CPU的第二端口输出的高电平信号均会把所述模组的检测端口的输出信号拉高。
[0099]同样，所述CPU的第二端口输出低电平信号时，由于所述模组的第二端口和所述模组的检测端口相连接，无论所述模组的检测端口的输入信号为哪种信号，所述模组的第二端口接收所述CPU的第二端口输出的低电平信号均会把所述模组的检测端口的输出信号拉低。
[0100]本发明另一实施例还公开了一种模组识别方法，参见图6，包括:
[0101]S601、控制所述CPU的第二端口分别输出高电平信号和低电平信号。
[0102]S602、在所述CPU的第二端口输出高电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；在所述CPU的第二端口输出低电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号。
[0103]其中，所述CPU的第一端口被配置的状态包括输入上拉状态、输入下拉状态和输入不拉状态。
[0104]然后，结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，就可以识别所述模组；当确定满足第一预设条件时，执行步骤603 ;当确定满足第二预设条件时，执行步骤604 ;当确定满足第三预设条件时，执行步骤605 ;当确定满足第四预设条件时，执行步骤606。
[0105]S603、识别所述模组为所述模组检测端口接地的模组。
[0106]其中，所述第一预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
[0107]S604、识别所述模组为所述模组的检测端口悬空的模组。
[0108]其中，所述第二预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号为高电平信号，检测到所述模组的检测端口在接收到被配置为输入下拉和输入不拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
[0109]并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号为高电平信号，检测到所述模组的检测端口在接收到被配置为输入下拉和输入不拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
[0110]S605、识别所述模组为所述模组的检测端口接电源的模组。
[0111]其中，所述第三预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号。
[0112]S606、识别所述模组为所述模组的第二端口与所述模组的检测端口相连接的模组；
[0113]其中，所述第四预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
[0114]具体的，本实施例公开的步骤的具体工作请参见对应图2-图5中的实施例，此处不再赘述。
[0115]以下通过两个示例来说明本发明对应图5的实施例公开的多媒体识别方法。
[0116]参见图7，将模组101的Pl端口作为检测端口，将模组101的P2端口作为第二端口，模组101的Pl端口和P2端口连接在一起。
[0117]中央处理器CPU102和模组101的相应端口连接，可以参见图7中显示内容，如:模组101的Pl端口和中央处理器CPU102的GP10_0端口连接，模组101的P2端口与中央处理器CPU102的GP10_1端口连接。
[0118]中央处理器CPU102的GP10_1端口被配置为输出高和输出低，此时，中央处理器CPU102的GP10_1端口输出高电平信号和低电平信号至模组101的P2端口。
[0119]在模组101的P2端口接收高电平信号和低电平信号的过程中，中央处理器CPU102的GP10_0端口分别被配置为输入上拉、输入下拉和输入不拉的状态，该端口的传输信号分别输入至模组101的Pl端口，中央处理器CPU102获取模组101的Pl端口的输出信号，并结合输入至模组101的P2端口的信号和模组101的Pl端口的输出信号来识别模组101。
[0120]此处需要说明的是，中央处理器CPU102的GP10_0端口被配置为输入上拉的状态下，该端口传输的信号为高电平信号；中央处理器CPU102的GP10-J)端口被配置为输入下拉的状态下，该端口传输的信号为低电平信号；中央处理器CPU102的GP10_0端口被配置为输入不拉的状态下，该端口传输的信号为空信号。
[0121]具体的，模组101的P2端口接收的信号为高电平信号，模组101的Pl端口接收高电平信号、低电平信号以及空信号时，输出信号均为高电平信号；模组101的P2端口接收的信号为低电平信号，模组101的Pl端口接收高电平信号、低电平信号以及空信号时，输出信号均为低电平信号。
[0122]同样，在另一示例中，参见图8，将模组103的Pl端口作为检测端口，将模组103的P4端口作为第二端口，模组103的Pl端口和P4端口连接在一起。
[0123]与上述内容相同，中央处理器CPU102和模组103的相应端口连接，请参见图8。
[0124]中央处理器CPU102的GP10_2端口被配置为输出高和输出低，此时，中央处理器CPU102的GP10_2端口输出高电平信号和低电平信号至模组101的P4端口。
[0125]在模组103的P4端口接收高电平信号和低电平信号的过程中，模组103的Pl端口接收高电平信号、低电平信号以及空信号，中央处理器CPU102获取模组103的Pl端口的输出信号，并结合输入至模组103的P4端口的信号和模组103的Pl端口的输出信号来识别模组103。
[0126]在图7和图8中，与模组的Pl端口相连接的端口不相同，通过检测模组的端口是否有输出信号的输出，可以区别对应不同端口连接到模组的Pi端口的模组。
[0127]再结合通过模组的Pl端口接收不同信号下输出信号的不同，可以识别不同的Pl端口的接法，对应不同的Pi端口的接法识别不同的模组，具体参见以下列表。
[0128]
【权利要求】
1.一种模组识别方法，其特征在于，应用于终端设备，所述终端设备的CPU的第一端口与模组的检测端口相连，所述CPU的第二端口与所述模组的第二端口相连；所述方法包括: 控制所述CPU的第二端口分别输出高电平信号和低电平信号； 在所述CPU的第二端口输出高电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；在所述CPU的第二端口输出低电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；所述CPU的第一端口被配置的状态包括输入上拉状态、输入下拉状态和输入不拉状态； 结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组。
2.根据权利要求1所述的方法，其特征在于，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组，包括: 确定满足第一预设条件，识别所述模组为所述模组检测端口接地的模组； 其中，所述第一预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
3.根据权利要求1所述的方法，其特征在于，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端`口的输出信号的类型，识别所述模组，包括: 确定满足第二预设条件，识别所述模组为所述模组的检测端口悬空的模组； 其中，所述第二预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号为高电平信号，检测到所述模组的检测端口在接收到被配置为输入下拉和输入不拉的所述CPU的第一端口传输的信号时,所述模组的检测端口的输出信号均为低电平信号； 并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号为高电平信号，检测到所述模组的检测端口在接收到被配置为输入下拉和输入不拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
4.根据权利要求1所述的方法，其特征在于，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组，包括: 确定满足第三预设条件，识别所述模组为所述模组的检测端口接电源的模组； 其中，所述第三预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号。
5.根据权利要求1所述的方法，其特征在于，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型识别所述模组，包括: 确定满足第四预设条件，识别所述模组为所述模组的第二端口与所述模组的检测端口相连接的模组； 其中，所述第四预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
6.根据权利要求2-4中任意一项所述的方法，其特征在于，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型识别所述模组，还包括: 确定满足第四预设条件，识别所述模组为所述模组的第二端口与所述模组的检测端口相连接的模组； 其中，所述第四预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
7.一种终端设备，其特征在于，包括:CPU和模组，所述CPU的第一端口与所述模组的检测端口相连，所述CPU的第二端口与所述模组的第二端口相连，其中， 所述CPU用于控制所述CPU的第二端口分别输出高电平信号和低电平信号；在所述CPU的第二端口输出高电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；在所述CPU的第二端口输出低电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；并结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组，所述CPU的第一端口被配置的状态包括输入上拉状态、输入下拉状态和输入不拉状态。
8.根据权利要求7所述的装置，其特征在于，所述CPU在结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组时，具体用于:确定满足第一预设条件，识别所述模组为所述模组检测端口接地的模组； 其中，所述第一预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
9.根据权利要求7所述的装置，其特征在于，所述CPU在结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组时，具体用于:确定满足第二预设条件，识别所述模组为所述模组的检测端口悬空的模组； 其中，所述第二预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号为高电平信号，检测到所述模组的检测端口在接收到被配置为输入下拉和输入不拉的所述CPU的第一端口传输的信号时,所述模组的检测端口的输出信号均为低电平信号； 并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号为高电平信号，检测到所述模组的检测端口在接收到被配置为输入下拉和输入不拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
10.根据权利要求7所述的装置，其特征在于，所述CPU在结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组时，具体用于:确定满足第三预设条件，识别所述模组为所述模组的检测端口接电源的模组； 其中，所述第三预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号。
11.根据权利要求7所述的装置，其特征在于，所述CPU在结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组时，具体用于:确定满足第四预设条件，识别所述模组为所述模组的第二端口与所述模组的检测端口相连接的模组； 其中，所述第四预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。
12.根据权利要求8-10中任意一项所述的装置，其特征在于，所述CPU在结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组时，具体还用于:确定满足第四预设条件，识别所述模组为所述模组的第二端口与所述模组的检测端口相连接的模组； 其中，所述第四预设条件为:所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的 输出信号均为低电平信号。
【文档编号】G06F11/00GK103699453SQ201310687907
【公开日】2014年4月2日 申请日期:2013年12月13日 优先权日:2013年12月13日
【发明者】王笑 申请人:华为终端有限公司