Usb和以太网控制器组合装置制造方法

Usb和以太网控制器组合装置制造方法
【专利摘要】一种具有USB集线器的USB-以太网控制器，其可以集成到单个集成电路（IC）USB-以太网组合（UEC）装置。UEC可以为终端用户提供以太网端口、多个下游USB端口和用于连接到USB主机控制器的上游USB端口。一个或多个USB集线器端口可以从IC中空出，使终端用户能将其连接到任何任意的USB装置。第三集线器端口可以是不具有物理层的内部下游端口，并且可以配置为连接到可以包括USB装置控制器的以太网控制器。以太网控制器可以经由例如UTMI等数字接口连接到内部下游端口。UEC装置对所述主机来说可以作为两个分离的装置（以太网控制器和USB集线器）。以太网控制器可以作为内部下游端口上永久附连的装置。
【专利说明】USB和以太网控制器组合装置
[0001]本申请是于2011年I月27日递交的、发明名称为“USB和以太网控制器组合装置”、申请号为200980129276.7的中国发明专利申请的分案申请。
【技术领域】
[0002]本发明一般地涉及计算机网络，并且更具体地，涉及组合USB (通用串行总线)/以太网控制器装置的设计。
【背景技术】
[0003]用于连接计算机和外部的外围设备的各种接口标准在今天被广泛使用，每种接口标准目标在于以高速提供简单连接。这种标准的示例包括IEEE (电气和电子工程师协会)1394标准，其也被称为火线(FireWire)，并且包括通用串行总线(USB)，两者均为高速串行总线协议。得到最广泛使用的用于在局域网(LAN)和广域网(WAN)中连接计算机的网络标准是以太网协议。更具体地，以太网是IEEE802.3串行标准，最初基于提供用于两个或更多个计算机站共享公共布线系统的手段的带有冲突检测的载波监听多路存取(CSMA/CD)方法。CSMA/⑶形成了传输速度达到兆位范围(S卩兆位/秒范围)的以太网系统的基础。目前基于切换和/或基于路由器的以太网系统能够支持千兆位/秒范围内的传输速率。以太网一般对共享资源进行有效使用并且通常易于重构和维持，且在保持低成本的同时提供对许多制造商和系统的兼容。
[0004]通过在媒体存取控制(MAC) /数据链路层处的网络访问装置并且通过公共寻址格式，以太网定义了用于物理层(PHY)的多种布线和信号发送标准。在PHY之上，以太网使能的装置通常通过传送数据包通信，所述数据包包括被独立发送和传输的数据块。对于其他IEEE802LAN,每个以太网站被赋予一个用于指定每个数据包的目的地和源的48位MAC地址。MAC数据通信协议子层是七层OSI (开放式系统互联)模型(层2)中指定的数据链路层的子层，并且作为逻辑链路控制(LLC)子层和网络的物理层之间的接口。MAC数据通信协议子层仿效多点网络中的全双工逻辑通信信道以提供使多个终端或网络节点可以在多点网络(通常为LAN或WAN)内通信的寻址和信道访问控制机构。
[0005]通用串行总线(USB)被开发以向PC用户提供增强的并易于使用的接口，从而将相当大范围的外围设备连接到其计算机。USB的开发最初由考虑膝上型计算机而驱动，并且极大地受益于小型外围设备连接器。USB的多种益处之一是降低了电缆激增(proliferationof cables)，其甚至能够影响最小的计算机安装。通常，USB成为PC的接口选择，因为USB为用户提供简单的连接。USB避免了具有用于打印机、键盘、鼠标和其他外围设备等不同连接器的需要，并且支持从慢鼠标输入到数字化音频和压缩视频等极多种数据类型。此外，USB装置是热插拔的，即其可以在不要求PC断电的情况下连接到PC或从PC断开。
[0006]可以看到多种修订版本的USB规范，其中USB2.0标准挑战IEEE1394接口(“火线”)而作为用于高速数字视频等的接口选择。随着激增的越来越灵巧、快速和小型的外围设备的设计，开发了对USB2.0规范的活动式(OTG)补充以应对便携式电子装置市场的日渐普及。USB和OTG的一些优点包括具有运输到世界各地的多于14亿USB使能的PC和外围设备的形式的内置支持，用户通过兼容性和由USB-1F操作的标志程序的平稳和无故障经历，例如知识产权(IP)块、系统芯片(SOC)部件、分立芯片、由大量工业卖家提供的软件驱动器和系统等极多种USB方案以及基于系统需求的设计灵活性。
[0007]OTG装置通常不需要PC主机，并且能够直接相互通信。例如，PDA可以作为具有直接打印到USB打印机的能力的USB主机，同时还作为USB外围设备与PC通信。通常，设计者面对以更少的时间和更低的成本设计出更小型和更快速的产品的日益增大的压力。与此同时，更小型的深亚微米工艺的引入提出了新的挑战，例如由例如USB和OTG的技术要求的集成物理层(PHY-收发器)模拟电路导致增大的工时、财政开支和时间投资以及硅版本。增大上市时间同时保持低成本的一种方式是在分离的芯片中提供PHY。在这种情况下，设计者通常能够在少量时间中将绝大多数USB数字逻辑部件集成到专用集成电路(ASIC)中，并且将所述专用集成电路连接到在市场中可获得的已被证实的外部PHY。
[0008]随着USB2.0规范的公布，英特尔(Intel)公司公布了 USB2.0收发器宏单元接口(UTMI)规范。UTMI定义了两个IP块之间的接口，即USB收发器宏单元(IP)和USB链路层(SIE)之间的接口。例如，UTMI能够用于在USB链路和USB PHY之间接合。用于UTMI的信号与8位双向数据总线接合。通常，在用于装置的所述链路和所述PHY之间最少需要22个信号。
[0009]随后，开发了作为原始UTMI规范的扩展的UTMI+规范以达到将嵌入式主机和OTG能力置入USB装置中的新兴需求。虽然指定接口的原始UTMI不意味着耦合分立1C，但UTMI+实质上将主机和活动式能力引入USB系统。使用UTMI作为起始点，UTMI+日益增加新功能和接口信号到链路和PHY。用于全部OTG UTMI+接口的额外的信号总共33个。设计者能够重复使用来自其原始UTMI IP的全部块，并且仅需要增加主机或OTG支持所需的新电路。由于USB外围设备仅需要主机和OTG功能的子集，所以这种方法使UTMI+很好地工作。UTMI+引入了四个等级的功能，每个更高的等级增大了所要求的硬件和软件的复杂度，同时维持了与较低等级的完全退步的兼容性。
[0010]由USB工业领导者开发了被称为ULPI的低引脚接口(LPI) UTMI+规范，从而通过可以由任何USB应用使用的低引脚、低成本、小形状因数收发器接口的形式提供低成本的USB和OTG PHY。包括UTMI和UTMI+等之前存在的规范主要开发用于宏单元发展，并且由此作为外部PHY使用不是最优化的。基于现有的UTMI+规范的置入，ULPI将接口信号的数量减少到12引脚，其中有8引脚是可选择地实现的。结果，PHY和链路IC的封装尺寸一般被减小，不仅降低了链路和PHY IC的成本，而且降低了相关联的印制电路板(PCB)所需的尺寸。ULPI规范的核心是LPI，其等效为定义了时钟、三个控制信号、双向数据总线和总线判优的通用总线。通常，ULPI链路将使用在双向共享的数据总线上的寄存器写入来配置ULPIPHY。ULPI PHY是链路和PHY之间的8位数据总线的判优器。
[0011 ] 许多消费电子装置具有USB端口。然而，在许多情况下，在所述装置上不提供以太网端口，即使终端用户可能期望这种功能。这在例如游戏控制台和极薄的膝上型计算机等产品中很普遍。在这种情况下，终端用户通常不得不将USB-以太网控制器附连到一个可用USB端口以向装置提供以太网功能。当期望用于这种装置的以太网功能时，更实际的是在不使用有限数量的USB端口中的一个的情况下提供以太网功能。当今针对这个问题的许多方案包括在单个装置上的集成的USB集线器IC (集成电路)和以太网控制器1C。绝大多数这种方案并非成本有效的并且消耗相当大的功率。因此，需要消耗更少功率、更紧凑并且更便于终端用户的更小形状因数的装置。
[0012]在将这些现有技术与本文所述的本发明相比较之后，关于现有技术的其他相应问题对本领域技术人员将变得显然。

【发明内容】

[0013]在一组实施例中，具有USB集线器的USB-以太网控制器可以被集成到单个集成电路(IC) USB-以太网组合(UEC)装置中。UEC的实施例可以为终端用户提供以太网端口、多个下游USB端口和用于连接到USB主机控制器的上游USB端口。在一个实施例中，USB集线器端口中的一个或多个可以从IC中空出，使终端用户能将其连接到任何任意的USB装置和/或功能块。至少一个集线器端口可以被配置为连接到以太网控制器的不具有物理层(PHY)的内部下游端口，所述以太网控制器可以配置为USB装置控制器以管理USB集线器和以太网控制器的媒体存取控制(MAC)部分之间的数据通信。以太网控制器可以经由例如USB收发器宏单元接口 UTMI等数字接口连接到USB集线器的内部下游端口。UEC装置对主计算机来说可以作为两个分离的装置，即以太网控制器和USB集线器。以太网控制器对主控制器来说，可以作为指定端口上永久附连的装置，在这种情况下，所述指定端口为USB集线器的内部下游端口。
[0014]在一组实施例中，作为UEC装置的一部分，上游USB PHY (物理层)、多个下游USBPHY和以太网PHY可以被配置在相同的IC上。此外，PLL和电压调整器也可以被配置在所述IC上，从而允许物料清单(BOM)的显著降低。为了进一步优化UEC装置，USB PHY和以太网PHY要求的各自的PLL (锁相环)也可以被集成在所述IC上，并且可以共享相同的晶体振荡器。在可替换的实施例中，单个PLL可以用于生成用于所述IC内的全部组件的各自的时钟信号，其中单个PLL使用单个晶体振荡器。
【专利附图】

【附图说明】
[0015]当结合附图阅读时，通过参考以下详细的说明，本发明的前述以及其他目的、特征和优点可以被更充分地理解，其中:
[0016]图1示出了根据本发明的一个实施例的集成以太网控制器/USB集线器装置的高级框图；
[0017]图2示出了根据本发明的一个实施例的组合了 USB集线器和以太网控制器的集成电路(IC)的功能性框图；以及
[0018]图3示出了图1和图2中呈现的USB集线器的一个实施例的框图。
[0019]虽然本发明允许各种修改和替换形式，但本发明的具体实施例以附图中的示例的方式显示并且将在本文中详细地说明。然而，应该理解，这些附图和详细说明不意图将本发明限制到所公开的特定形式，而是相反，意图覆盖落入所附权利要求限定的本发明的精神和范围内的全部修改、等价物和替换形式。注意，标题仅用于组织目的并且不意味着用于限制或解释说明书或权利要求。此外，注意词语“可以”以许可的意义(即具有潜力、能够)而不是强制的意义(即必须)在本申请中通篇使用。术语“包括”及其派生词意味着“包括但不 限于”。术语“耦合”意味着“直接或间接连接”。
【具体实施方式】
[0020]USB-以太网控制器和USB集线器可以被集成到如图1所示的单个模块100中。在一组实施例中，模块100可以是集成电路(IC)芯片100，其可以为终端用户提供以太网接口(端口)118和多个下游USB端口 108。上游端口 106还可以被提供以连接到USB主控制器。以太网/USB组合IC (芯片)100可以由此提供包括以太网连接和USB集线器功能的单个芯片方案，而不要求配置有多个芯片的印制电路板。
[0021]图1说明了包括组合的USB集线器102和以太网控制器装置112的单个IC100的一个实施例。在图1所示的实施例中，USB集线器的两个下游端口可以是外部端口，即经由各自的物理层(PHY) 108从芯片中空出的端口，从而允许终端用户将所述端口连接到任何任意的USB装置。USB集线器的第三端口可以是不具有PHY并且进一步配置为连接到以太网控制器112的内部下游端口 120。IC100还可以包括USB装置控制器，其在一些实施例中可以被设计为以太网控制器112。以太网控制器112可以经由例如USB收发器宏单元接口(UTMI)等数字接口 122连接到USB集线器102。应该注意，虽然本文中的多个实施例提及作为主要装置的UTMI，通过该UTMI，以太网控制器112可以耦合到USB集线器102，但其他实施例可以通过其他数字接口的方式完成相同的耦合，所述数字接口可以是可配置为在不需要PHY的情况下将以太网控制器112耦合到USB集线器102的许多可用数字接口中的任何一个。数字接口 122意味着表示任意以及全部这种数字接口。
[0022]对于(经由例如上游端口 106)耦合到IC100的主计算机，IC100可以作为附连到主机的两个分离的装置。以太网控制器112对主机来说，可以作为在USB集线器的内部下游端口 120上永久附连的(USB)装置。在一组实施例中，上游USB PHY106、两个下游USB PHY108和110以及以太网PHYl 16可以被集成在如图1所示的IC100上。此外，一个或多个PLL和电压调整器还可以被配置在IC100上，从而允许BOM (物料清单)的显著降低。所述一个或多个PLL可以被配置为向USB集线器102和以太网控制器112提供各自的时钟信号，所述时钟信号可以用于恰当地计时USB集线器102和以太网控制器112。在一个实施例中，为了进一步优化IC100，可以被USB PHY (106和108)以及以太网PHY116要求的PLL功能可以作为配置为使用单个晶体振荡器的单个PLL集成在IC100上。晶体振荡器可以配置为生成由PLL使用的周期性信号以生成用于USB集线器102和以太网控制器112的各自的时钟信号。通过将以太网控制器112和USB集线器102组合在单个芯片中，可以由此实现最终系统成本和功率损耗的空前降低。
[0023]在两个芯片的实施方式中，以太网控制器将被配置为经由USB DP/DM接口连接到USB集线器。在由图1所示的实施例1C100示例性表示的单个IC实施方式的多个实施例中，以太网控制器112可以配置为经由例如UTMI等数字接口连接到USB集线器102，这可以导致去除两个USB PHY，在多个芯片的实施方式中，其中一个USB PHY应当包括在USB装置控制器(其可以包括在以太网控制器中)中，另一个USB PHY应当包括在USB集线器的下游端口中。去除所述两个PHY可以引起成本和功耗的极大降低。同样如前所述，在多个芯片的方案中，需要至少两个晶体来生成用于USB集线器和以太网控制器的各自的时钟。例如，可以要求用于以太网控制器的25MHz的晶体并且可以要求用于USB集线器的12 (24) MHz的晶体。相反，本文公开的ICioo的实施例可以仅要求用于以太网、USB和系统时钟的单个晶体。在一个实施例中，可以使用25MHz的晶体。通过仅使用单个晶体,可以节约硅面积，并且BOM被进一步降低。
[0024]图2示出了包括具有内置以太网控制器236的USB集线器220的单个IC200的一个实施例的更详细的逻辑图。在本实施例中，USB集线器芯体220可以经由例如所示的UTMI2UTMI230等数字接口耦合到以太网控制器236。如前所述，接口 230可以是与UTMI2UTMI不同的数字接口，包括可配置为在不要求PHY的情况下将USB集线器220耦合到以太网控制器236的任意数字接口。PHY块202可以配置在所示的IC200上，其中两个USB下游端口 224和228可用作IC200上的DP/DM引脚，并且USB上游端口 212还可被用于耦合到外部主机装置。在一组实施例中，USB集线器220可以包括经由所示的各自的UTMI元件222、226和218耦合到各自的物理层元件的USB链路层。在可替换的实施例中，UTMI元件222、226和218还可以被替代为可替换的适当的互联/接口元件，该互联/接口元件能够将USB链路层接合到USB PHY。
[0025]同样如图2所示，用于以太网控制器236的PHY238还可以被集成在IC200上，从而提供以太网端口 238，由此允许从网络接收数据和/或将数据发送到网络。因此，IC200可以用于促进网络(耦合到PHY238)和主机(耦合到AFE212)之间的数据传递。当(经由AFE212)耦合到主机时，以太网控制器236对主机来说可以被硬接线到USB集线器220的指定端口，即硬接线到经由数字接口(例如UTMI2UTMI >230耦合到以太网控制器236的USB集线器220的内部端口。分别经由数字接口 222和226(可以是所示的UTMI)耦合到AFE224和AFE228的其余两个端口可以用作下游USB端口。
[0026]PHY202还可以结合由配置在IC200上的多个组件要求的一个或多个时钟信号发生兀件。在一组实施例中，用于IC200的输入时钟可以是晶体或振荡器208。在一个实施例中，晶体频率是25MHz。单个PLL206可以用于生成全部时钟信号。具有与振荡器208的频率相当的频率的时钟参考还可以被提供到以太网PHY238。用于USB集线器220和以太网控制器236的时钟可以来源于单个时钟控制块CPM214。以太网控制器236和USB集线器220均可以配置有其具有的时钟分配系统。如果USB集线器220和以太网控制器236中的一者或两者要求PLL，则PLL206可以是可操作的。在一组实施例中，如果USB集线器220和以太网控制器236均不要求可操作的PLL206和/或晶体振荡器208，则PLL206和/或晶体振荡器208可以关断。如果PLL206关断，则USB集线器220或以太网控制器236中任何唤醒事件均可以引起PLL206的开始。
[0027]在一组实施例中，以下过程可以用于在USB唤醒事件发生后接合PLL206:
[0028]1.振荡器晶体可以由硬件自动开始
[0029]2.系统时钟源可以被设定到振荡器晶体
[0030]3.可以使能晶体振荡器208并且可以开始PLL206[0031 ] 4.硬件可以等待PLL206锁止
[0032]5.一旦PLL206锁止，则系统时钟可以被切换到PLL206。IC200还可以包括EPROM控制器234，该EPROM控制器234配置为可以获得配置数据，所述配置数据可以存储在EPROM中和EPROM外部。
[0033]通过集成以太网控制器(例如，如图1和2所示)，USB集线器220的各种USB集线器功能可以与以太网控制器236交叠。例如，IC200可以被设计为使得USB集线器220和以太网控制器236完全支持常规USB挂起模式。例如，IC200可以配置为使得以太网控制器236落入非常低的功率状态，同时处于挂起模式中以允许最小的功耗。在一组实施例中，以太网控制器236可以配置为以与USB集线器220的上游端口 212的速度相同的速度操作。内部机构可以被配置为使得HS “线性调频脉冲(chirp)”速度协商机制被仿效，并且是有效的。
[0034]图3示出了 USB集线器220的一个可行的实施例300。在一组实施例中，图3中所示的PLL (和晶体)可以被省略，并且如上所述其功能可以由图2中所示的PLL206提供。同样，如前所述，上游和下游PHY (302，316)可以实现在图2中所示的PHY202中。如图3所示，USB集线器的第一下游端口 320可以用于经由包括在IC200上的接口耦合到以太网控制器236 (如图2所示)。用于USB集线器的总线功率检测可以实现在模块322中。集线器转发器304可以耦合在上游PHY302和路由逻辑部件322之间，并且耦合到串行接口引擎(SIE)306。串行接口 308可以与外部EPROM通信，并且将控制信息提供到控制器310，控制器310可以与SIE306接合，SIE306配置为运行用于USB集线器300的给定USB协议(例如USB2.0协议)。交易转换器312可以配置为经由路由逻辑部件322访问下游端口 316和320。下游端口 316和320的控制可以由端口控制器314操控，所述端口控制器314可以与用于控制USB集线器300的外部下游端口的控制感测电路318配合操作。
[0035]鉴于本说明书，本发明的各个方面的进一步的修改和可替换的实施例对本领域技术人员可以是显然的。因此，本说明书仅被解释为是示例性的并且用于教导本领域技术人员实现本发明的一般方式的目的。应该理解本文所示和所述的本发明的形式被作为实施例。本文描述和说明的元件和材料可以被替换为其他元件和材料，部分和工艺可以被倒转，并且本发明的一些特征可以被独立地利用，在具有本发明的说明书的益处后，全部这些对一个本领域技术人员来说将是显然的。在不背离由随后的权利要求所述的本发明的精神和范围的情况下，可以改变本文所述的元件。
【权利要求】
1.一种系统，包括: USB (通用串行总线)集线器； 以太网控制器； 数字接口，其将所述USB集线器耦合到所述以太网控制器，从而管理所述USB集线器和所述以太网控制器之间的数据通信； 晶体，其配置为生成周期性信号；以及 控制电路，其配置为基于所述周期性信号生成第一时钟信号和第二时钟信号； 其中所述以太网控制器配置为由所述第一时钟信号计时，并且所述USB集线器配置为由所述第二时钟信号计时。
2.如权利要求1所述的系统，其中所述USB集线器包括不具有物理层(PHY)的内部下游端口，所述以太网控制器包括MAC (媒体存取控制)模块，并且其中所述数字接口配置为将所述USB集线器的内部下游端口耦合到所述以太网控制器的MAC模块。
3.如权利要求1所述的系统，其中所述数字接口包括以下中的一个或多个:USB装置控制器，其配置为管理所述USB集线器和所述以太网控制器之间的数据通信；或USB收发器宏单元接口(UTMI)，其配置为提供所述以太网控制器和所述USB集线器之间的数字总线连接。
4.如权利要 求1所述的系统，其中所述USB集线器包括至少一个上游端口，所述上游端口包括配置为耦合到主机的物理层(PHY)。
5.如权利要求1所述的系统，其中所述以太网控制器包括配置为耦合到网络的至少一个物理层(PHY)。
6.如权利要求1所述的系统，其中所述USB集线器包括具有物理层(PHY)的至少一个下游端口。
7.如权利要求1所述的系统，其中所述系统被配置在单个集成电路(IC)上。
8.一种系统,包括: USB (通用串行总线)集线器，其包括不具有物理层(PHY)的内部下游端口 ； 以太网控制器，其包括MAC (媒体存取控制)模块并且配置为将以太网数据包发送到网络/从网络接收以太网数据包； 数字接口，其配置为将所述以太网控制器的所述MAC模块连接到所述USB集线器的所述内部下游端口，并且所述数字接口配置为将相应于所述以太网数据包的第一数据发送到所述USB集线器/从所述USB集线器接收相应于所述以太网数据包的第一数据； 其中所述USB集线器配置为将所述第一数据发送到主机/从主机接收所述第一数据。
9.如权利要求8所述的系统，其中所述USB集线器进一步包括具有配置为耦合到装置的PHY的至少一个外部下游端口，其中所述USB集线器进一步配置为经由所述至少一个外部下游端口将所述第一数据发送到所述装置/从所述装置接收所述第一数据。
10.如权利要求8所述的系统，其中所述USB集线器包括具有配置为耦合到所述主机的PHY的上游端口，其中所述USB集线器配置为经由所述上游端口将所述第一数据发送到所述主机/从所述主机接收所述第一数据。
11.如权利要求8所述的系统，其中所述USB集线器包括多个下游端口，其中所述多个下游端口中的至少一个子集具有配置为耦合到各自的装置的各自的PHY。
12.如权利要求8所述的系统，其中所述以太网控制器对所述主机来说，作为在所述USB集线器的内部下游端口上永久附连的装置。
13.如权利要求8所述的系统，其中所述以太网控制器包括配置为耦合到所述网络的PHY。
14.如权利要求8所述的系统，进一步包括一个或多个锁相环(PLL)，该锁相环配置为将各自的时钟信号提供到所述USB集线器和所述以太网控制器。
15.如权利要求8所述的系统，进一步包括第一PLL和第二 PLL，所述第一 PLL配置为将各自的时钟信号提供到所述USB集线器，所述第二 PLL配置为将各自的时钟信号提供到所述以太网控制器。
16.如权利要求15所述的系统，进一步包括晶体振荡器，其中所述第一PLL和所述第二PLL共孚所述晶体振荡器。
17.一种集成电路(1C)，包括: 以太网控制器电路，其配置为将数据发送到网络/从网络接收数据； USB (通用串行总线)集线器电路，其配置为将数据发送到主机/从主机接收数据；以及 数字接口，其将所述USB集线器电路耦合到所述以太网控制器电路，并且所述数字接口配置为管理所述USB集线器和所述以太网控制器之间的数据交换。
18.如权利要求17所述的1C，其中所述USB集线器电路和所述以太网控制器电路对所述主机来说，作为两个分离的装置。
19.如权利要求17所述的1C，其中所述USB集线器电路包括内部下游端口，其中所述数字接口配置为将所述以太网控制器耦合到所述内部下游端口，并且其中所述以太网控制器对所述主机来说，作为在所述内部下游端口上永久附连的装置。
20.如权利要求17所述的1C，其中所述以太网控制器电路包括MAC(媒体存取控制)模块，其中所述数字接口配置为将所述USB集线器电路耦合到所述以太网控制器的所述MAC模块。
21.如权利要求17所述的1C，其中所述数字接口包括USB收发器宏单元接口(UTMI)。
22.如权利要求17所述的1C，其中所述以太网控制器电路包括USB装置控制器，其中所述数字接口配置为将所述USB装置控制器耦合到所述USB集线器电路。
23.如权利要求17所述的1C，其中所述USB集线器包括至少一个上游物理层(PHY)、至少一个下游PHY和至少一个以太网PHY。
24.如权利要求1所述的1C，进一步包括一个或多个: 一个或多个电压调整器，其配置为提供功率到所述USB集线器电路、所述以太网控制器电路和所述数字接口； 一个或多个锁相环(PLL)，其配置为将各自的时钟信号提供到所述USB集线器电路、所述以太网控制器电路和所述数字接口。
25.如权利要求17所述的1C，进一步包括: 晶体，其配置为生成周期性信号；以及 PLL，其配置为基于所述周期性信号生成用于所述USB集线器电路和所述以太网控制器电路的各自的时钟信号。
【文档编号】G06F13/40GK103793351SQ201410065360
【公开日】2014年5月14日 申请日期:2009年7月31日 优先权日:2008年8月8日
【发明者】J·F·西斯托, C·福尔尼 申请人:标准微系统公司