一种嵌入式数据安全系统用soc芯片的随机数发生器的制造方法
【专利摘要】本发明涉及一种嵌入式数据安全系统用SOC芯片的随机数发生器，其具有如下优点：本发明中，将随机数发生器内置在SOC芯片内部，而且产生的随机数长度可控，这种设计方法将可以有助于缩小系统体积、降低系统功耗、增加系统的灵活性。
【专利说明】-种嵌入式数据安全系统用soc芯片的随机数发生器
【技术领域】
[0001] 本发明涉及一种S0C芯片，具体地说，涉及一种嵌入式数据安全系统用S0C芯片的 随机数发生器，属于电子【技术领域】。
【背景技术】
[0002] S0C即System On Chip的缩写，指的是片上系统芯片，也称作芯片级系统。S0C是 属于专用集成电路范畴，其内部包含多种功能部件或模块，具有完整系统的功能，有的还可 嵌入软件的功能。S0C技术的应用和发展，有助于电子设备减小体积重量、降低功耗、提高可 靠性、降低系统成本。
[0003] 随着现代社会信息化程度的不断提高，所有信息均可转变成了计算机所能识别的 数据。数据可复制和易传输的特性为人们的生活和工作提供了巨大的便利。然而，数据的这 种可复制和易传输特性也为信息泄露大开方便之门，给信息的安全性带来了空前的挑战。 为了给信息传输提供安全保障，就需要用到数据安全系统。数据安全系统一般由软件和硬 件两大部分构成。现有的数据安全系统硬件一般包含处理器芯片（如单片机)、数据存储器 芯片、程序存储器芯片、密钥存储器芯片、接口电路芯片、电源电路芯片、时钟芯片、复位芯 片等多个分立的部分组成，如图1所示，其中处理器芯片负责整个数据安全系统的任务调 度管理等工作，数据存储器芯片为处理器芯片提供程序运行的空间，程序存储器芯片用来 存储数据安全系统的程序，密钥存储器芯片用来存储系统密钥，接口电路芯片用来提供数 据安全系统与上位机的接口，电源电路芯片为整个数据安全系统提供电源，时钟芯片为数 据安全系统提供驱动时钟信号，复位芯片为数据安全系统提供复位信号。
[0004] 传统的数据安全系统中，需要外置一个单独的随机数发生器芯片，而且这种外置 随机数发生器芯片基本都是固化不可控的，这种做法使得系统的体积增大、功耗增大、灵活 性降低。
【发明内容】
[0005] 本发明要解决的问题是针对以上不足，提供一种体积小、功耗小、灵活的嵌入式数 据安全系统用S0C芯片的随机数发生器， 为解决上述问题，本发明采用以下技术方案： 一种嵌入式数据安全系统用S0C芯片的随机数发生器，其特征在于：所述随机数发生 器内部包括随机数发生函数SJS_GEN、随机数长度寄存器SJS_LEN_REG、随机数缓存SJS_ BUF、从设备总线接口； 随机数发生器产生的随机数用于参与安全算法运算； 随机数发生函数SJS_GEN用来产生随机数； 随机数长度寄存器SJS_LEN_REG用来设定所产生的随机数的长度； 随机数缓存SJS_BUF用来存储随机数； 从设备总线接口用于将随机数发生器同片内总线相连以实现数据和命令的交换。
[0006] 所述随机数发生器产生的随机数的长度位于1?1024比特之间。
[0007] 所述随机数的长度由11比特的随机数长度寄存器SJS_LEN_REG来设置，产生的随 机数存储在一个1024X32比特的随机数缓存SJS_BUF中。
[0008] 所述随机数缓存SJS_BUF最多可以存储32组随机数。
[0009] 所述随机数发生器为片内总线的一个从设备，其通过从设备总线接口与片内总线 相连接。
[0010] 所述从设备总线接口的接口信号包括从设备地址输入信号8_3(1(11'」11[31:0]、从 设备数据输入信号s_dada_in[31:0]、从设备数据输出信号s_data_out[31:0]、从设备选 通输入信号s_sel_in、从设备写有效输入信号s_wr_in、从设备读有效输入信号s_rd_in、 从设备应答输出信号s_ack_out。
[0011] 所述随机数发生器利用s_addr_in[31:0]信号从片内总线获取地址信息，利用s_ data_in[31:0]信号从片内总线获取数据，利用s_data_〇ut[31:0]信号将自身数据送到片 内总线，利用s_sel_in信号从片内总线获取选通命令，利用s_wr_in信号从片内总线获取 写操作命令，利用s_rd_in信号从片内总线获取读操作命令，利用s_ack_in信号将应答信 号传递给片内总线 本发明嵌入式数据安全系统用S0C芯片的随机数发生器，其具有如下优点：本发明中， 将随机数发生器内置在S0C芯片内部，而且产生的随机数长度可控，这种设计方法将可以 有助于缩小系统体积、降低系统功耗、增加系统的灵活性。
[0012] 下面结合附图和实施例对本发明进行详细说明。
【专利附图】
【附图说明】
[0013] 附图1是现有数据安全系统的典型硬件结构图； 附图2是采用本发明提供的专用S0C芯片的嵌入式数据安全系统的典型硬件结构图； 附图3是本发明实施例中S0C芯片的结构框图； 附图4是本发明实施例中S0C芯片的片内总线主设备与片内总线的连接示意及信号 图； 附图5是本发明实施例中S0C芯片的片内总线从设备与片内总线的连接示意及信号 图； 附图6是本发明实施例中S0C芯片的处理器结构图； 附图7是本发明实施例中S0C芯片在线调试及上位机通讯模块结构图； 附图8是本发明实施例中S0C芯片的程序存储器ROM结构图； 附图9是本发明实施例中S0C芯片的数据存储器RAM结构图； 附图10是本发明实施例中S0C芯片的随机数发生器结构图； 附图11是本发明实施例中S0C芯片的安全算法模块结构图； 附图12是本发明实施例中S0C芯片的密钥存储器结构图； 附图13是本发明实施例中S0C芯片的中断控制器结构图； 附图14是本发明实施例中S0C芯片的电源转换器结构图。
【具体实施方式】
[0014] 实施例，如图2和图3所示，清楚地表述了本芯片的内部架构、功能模块种类数量 以及各模块连接关系。
[0015] 一种嵌入式数据安全系统用S0C芯片，该芯片集成如下子模块：RISC处理器、在线 调试及上位机通讯模块、总线仲裁器、程序存储器ROM、数据存储器RAM、密钥存储器、随机 数发生器、安全算法模块、定时器、中断控制器、UART串行通讯接口、SPI总线控制器、I2C总 线控制器、GPI0接口模块、电源转换器、时钟/复位发生器。
[0016] 如图3所示，本发明实施例中嵌入式数据安全系统用S0C芯片内部采用总线式结 构，利用片内互联总线连接各个片内子模块。
[0017] 本专利选用的片内互联总线遵循WishBone标准，片内互联总线同一时刻只能被 一个主设备访问， 本专利设计了总线仲裁器来控制片内互联总线的访问。RISC处理器和在线调试及上位 机通讯模块为片内互联总线上的两个主设备。
[0018] 片内互联总线上的从设备有：程序存储器ROM、数据存储器RAM、密钥存储器、随机 数发生器、安全算法模块、定时器、中断控制器、UART串行通讯接口、SPI总线控制器、I2C总 线控制器、GPI0接口模块、电源转换器、时钟/复位发生器。从设备不能主动访问总线，只 能被动响应由主设备发起的总线访问。
[0019] 如图4所示，本发明实施例中嵌入式数据安全系统用S0C芯片的片内总线上连接 的所有主设备与片内总线的连接信号类型和数量相同，具体包含： (1) 主设备地址输出信号m_addr_out [31:0]; (2) 主设备数据输入信号m_dada_in[31:0]; (3) 主设备数据输出信号m_data_out [31:0]; (4) 主设备选通输出信号m_sel_out ; (5) 主设备写有效输出信号m_wr_out ; (6) 主设备读有效输出信号m_rd_out ; (7) 主设备应答输入信号m_ack_in。
[0020] 主设备利用m_addr_out[31:0]信号从将地址信息传递给片内总线，利用m_data_ in[31:0]信号从片内总线获取数据，利用m_data_〇ut[31:0]信号将自身数据送到片内总 线，利用m_ Sel_〇Ut信号将选通命令传送给片内总线，利用m_wr_〇ut信号将写操作命令传 送给片内总线，利用m_rd_ 〇Ut信号将读操作命令传送给片内总线，利用m_ack_in信号从片 内总线获取应答信号。
[0021] 如图5所示，本发明实施例中嵌入式数据安全系统用S0C芯片的片内总线上连接 的所有从设备与片内总线的连接信号类型和数量相同，具体包含： (1) 从设备地址输入信号S_addr_in[31:0]; (2) 从设备数据输入信号s_dada_in[31:0]; (3) 从设备数据输出信号s_data_out [31:0]; (4) 从设备选通输入信号s_sel_in ; (5) 从设备写有效输入信号s_wr_in ; (6) 从设备读有效输入信号s_rd_in ; (7) 从设备应答输出信号s_ack_out。
[0022] 从设备利用s_addr_in [31:0]信号从片内总线获取地址信息，利用s_data_ in[31:0]信号从片内总线获取数据，利用s_data_〇ut[31:0]信号将自身数据送到片内总 线，利用s_sel_in信号从片内总线获取选通命令，利用m_wr_in信号从片内总线获取写操 作命令，利用s_rd_in信号从片内总线获取读操作命令，利用s_ack_in信号将应答信号传 递给片内总线。
[0023] 主设备要对某一个从设备进行写数操作，其过程如下： 第一步，主设备通过m_sel_out信号向片内总线输出选通信息、通过m_wr_out向片内 总线输出写有效信息、通过m_addr_out [31:0]信号向片内总线输出目标地址信息、通过m_ data_〇ut[31:0]向片内总线输出待写入数据信息。片内总线上所有从设备都可以通过8_ addr_in[31:0]信号接收到主设备的地址信息、通过s_dada_in[31:0]信号接收到主设备 的数据信息。
[0024] 第二步，总线仲裁器根据主设备输送到片内总线的地址信息进行译码并选中访问 目标(译码规则参见表1 )，并只将目标从设备的s_sel_in和s_wr_in信号置成有效状态，其 它从设备的8_861_;[11和s_wr_in信号保持无效状态。
[0025] 第三步，当目标从设备检测到自身的s_sel_in和s_wr_in信号有效时，就会从自 身的s_addr_in[31:0]信号上获取目标地址，并将目标数据通过自身s_dada_out[31:0]信 号传送到片内总线，并通过自身的 S_ack_〇ut向片内总线发出操作应答信息。
[0026] 第四步，总线仲裁器将目标从设备的操作应答信息通过片内总线传递到发起写操 作的主设备的m_ack_in信号。主设备在收到此应答信息后，即确认整个写数操作结束。
[0027] 主设备要对某一个从设备进行读数操作，其过程如下： 第一步，主设备通过m_sel_out信号向片内总线输出选通信息、通过m_rd_out向片内 总线输出写有效信息、通过m_addr_out[31:0]信号向片内总线输出目标地址信息。片内总 线上所有从设备都可以通过s_addr_in[31:0]信号接收到主设备的地址信息。
[0028] 第二步，总线仲裁器根据主设备输送到片内总线的地址信息进行译码并选中访问 目标(译码规则参见表1 )，并只将目标从设备的s_sel_in和s_rd_in信号置成有效状态，其 它从设备的s_sel_in和s_rd_in信号保持无效状态； 第三步，当目标从设备检测到自身的s_sel_in和s_rd_in信号有效时，就会从自身的 s_addr_in[31:0]信号上获取目标地址，并将自身s_dada_in[31:0]信号上的数据写入自 身的目标区域，然后，通过自身的 S_ack_〇ut向片内总线发出操作应答信息； 第四步，总线仲裁器将目标从设备的操作应答信息通过片内总线传递到发起写操作 的主设备的m_ack_in信号。主设备在收到此应答信息后，就立即通过自身的m_dada_ in[31:0]信号从片内总线获取要读取的数据，然后确认整个读数操作结束。
[0029] 如图3所示，本发明实施例中嵌入式数据安全系统用S0C芯片中集成总线仲裁器， 总线仲裁器根据主设备访问请求的先后顺序来裁决下一时刻片内互联总线给哪一个主设 备使用。总线仲裁器根据主设备的最高7位地址信号（8卩m_addr_ 〇ut [31:25])来译码决定 被访问的目标从设备，译码规则如表1所示。
[0030] 表1总线仲裁器地址译码表
【权利要求】
1. 一种嵌入式数据安全系统用SOC芯片的随机数发生器，其特征在于：所述随机数发 生器内部包括随机数发生函数SJS_GEN、随机数长度寄存器SJS_LEN_REG、随机数缓存SJS_ BUF、从设备总线接口； 随机数发生器产生的随机数用于参与安全算法运算； 随机数发生函数SJS_GEN用来产生随机数； 随机数长度寄存器SJS_LEN_REG用来设定所产生的随机数的长度； 随机数缓存SJS_BUF用来存储随机数； 从设备总线接口用于将随机数发生器同片内总线相连以实现数据和命令的交换。
2. 如权利要求1所述的嵌入式数据安全系统用S0C芯片的随机数发生器，其特征在于： 所述随机数发生器产生的随机数的长度位于1?1024比特之间。
3. 如权利要求2所述的嵌入式数据安全系统用S0C芯片的随机数发生器，其特征在于： 所述随机数的长度由11比特的随机数长度寄存器SJS_LEN_REG来设置，产生的随机数存储 在一个1024X32比特的随机数缓存SJS_BUF中。
4. 如权利要求3所述的嵌入式数据安全系统用S0C芯片的随机数发生器，其特征在于： 所述随机数缓存SJS_BUF最多可以存储32组随机数。
5. 如权利要求4所述的嵌入式数据安全系统用S0C芯片的随机数发生器，其特征在于： 所述随机数发生器为片内总线的一个从设备，其通过从设备总线接口与片内总线相连接。
6. 如权利要求5所述的嵌入式数据安全系统用S0C芯片的随机数发生器，其特征在于： 所述从设备总线接口的接口信号包括从设备地址输入信号s_addr_in [31:0]、从设备数据 输入信号s_dada_in [31:0]、从设备数据输出信号s_data_out [31:0]、从设备选通输入信 号s_sel_in、从设备写有效输入信号s_wr_in、从设备读有效输入信号s_rd_in、从设备应 答输出信号s_ack_out。
7. 如权利要求6所述的嵌入式数据安全系统用SOC芯片的随机数发生器，其特征在 于：所述随机数发生器利用s_addr_in[31:0]信号从片内总线获取地址信息，利用s_data_ in[31:0]信号从片内总线获取数据，利用s_data_〇ut[31:0]信号将自身数据送到片内总 线，利用s_sel_in信号从片内总线获取选通命令，利用s_wr_in信号从片内总线获取写操 作命令，利用s_rd_in信号从片内总线获取读操作命令，利用s_ack_in信号将应答信号传 递给片内总线2。
【文档编号】G06F13/16GK104298486SQ201410569051
【公开日】2015年1月21日 申请日期:2014年10月23日 优先权日:2014年10月23日
【发明者】刘振宇, 杨雪莹, 杜青阳 申请人:山东维固信息科技股份有限公司