嵌入式芯片封装技术的制作方法
【专利说明】
【背景技术】
[0001]半导体器件被使用在许多电子和其他设备中。半导体器件包括通过在半导体晶片之上沉积许多类型的薄膜材料而在半导体晶片上形成的集成电路(1C)或分立器件。使用各种封装技术对半导体器件进行封装，包括包覆模制通孔或者表面安装器件或者球栅阵列(BGA)、塑胶球栅阵列(PBGA)，倒装芯片级封装(CSP) (FCBGA)等。
[0002]封装后的半导体器件可以被安装到诸如印刷电路板之类的载体上，用于在电子应用中使用。常规的印刷电路板可以由芯构件或者层(通常被称为印刷电路板的芯层压层)构成，并且可以包括层压到芯层的一个或多个附加层。例如，PCB可以包括夹在一起的多个导电层和绝缘层。开口，被称为互连或通孔，可以被钻孔或打孔通过一个或多个夹层以提供在不同层上的某些迹线之间的导电路径。
[0003]通常，印刷电路板(PCB)利用制造后的部件填充，并且在半导体器件的情况下，这些被提供为用于安装到PCB的封装后的器件。期望提供性能和影响有效的制造方法来实现成本降低。
【附图说明】
[0004]参考附图陈述详细描述。在附图中，附图标记的最左边的数字标识该附图标记首次出现的附图。在不同附图中相同附图标记的使用指示相似或者相同的项。
[0005]针对该讨论，图中所图示的器件或者系统被示为具有多个部件。如本文所描述的，器件和/或系统的各种实施方式可以包括更少的部件并且仍然在本公开的范围内。备选地，器件和/或系统的其他实施方式可以包括附加的部件，或者所描述的部件的各种组合，并且仍然在本公开的范围内。
[0006]图1图示了根据一个实施方式的具有一个或者多个孔的示例层压基板。基板的顶视图和基板的放大的截面图分别在(a)和(b)处示出。
[0007]图2图示了根据一个实施方式的在第一刻蚀之后的示例层压基板。基板的顶视图和基板的放大的截面图分别在(a)和(b)处示出。
[0008]图3图示了根据一个实施方式的在裸片放置之后的示例层压基板。基板的顶视图和基板的放大的截面图分别在(a)和(b)处示出。
[0009]图4图示了根据一个实施方式的具有电介质涂布的示例层压基板。基板的顶视图和基板的放大的截面图分别在(a)和(b)处示出。
[0010]图5图示了根据一个实施方式的具有图案镀层的示例层压基板。基板的顶视图和基板的放大的截面图分别在(a)和(b)处示出。
[0011]图6图示了根据一个实施方式的具有焊料掩模的示例层压基板。基板的顶视图和基板的放大的截面图分别在(a)和(b)处示出。
[0012]图7图示了根据一个实施方式的具有接触镀层的示例层压基板。基板的顶视图和基板的放大的截面图分别在(a)和(b)处示出。
[0013]图8图示了根据一个实施方式的用于封装一个或者多个裸片的方法或工艺的示例流程图。
【具体实施方式】
[0014]
[0015]在半导体技术中，通过在降低每个晶体管的成本的同时从一个技术向另一技术按比例缩小来持续地改进F0M(品质因数)和电路效率。在器件按比例缩小期间连接区域也按比例缩小，这增加单位给定面积的功率密度。期望对封装进行改进，以防止来自封装的寄生元件压制在半导体裸片内所做的改进。因此，制作最大限度地使用裸片的可用区域的到半导体器件的连接。这些连接通常终止在与部件用户所使用的诸如表面安装技术之类的常规电子组装方法相兼容的接触区域和节距中。
[0016]常规半导体封装技术使用焊料、导电胶和将裸片(芯片)附连到导体的其他方法，这可以导致相对高损耗的连接路径。甚至在最好的实践的情况下，“焊接”的结果也可以是相对高阻抗的金属间化合物形成。
[0017]在裸片(芯片)前侧上通常使用的连接方法可以更糟糕。接线键合、带状键合和夹式键合可以导致相对小截面面积的传导路径。随着芯片变得更小，问题随着物理连接面积减小而增加，并且诸如接线键合、夹式键合之类的方法变得难以实现。最近，制造商已经开始利用半嵌入式和嵌入式技术。然而，这些技术通常使用对连接截面尺寸和过孔节距(邻近过孔之间的距离)具有限制的微过孔技术，在进一步按比例缩小的情况下这可以导致增加电流密度和热导率。
[0018]本文所公开的器件和技术的代表性实施方式提供一种包括层压基板的半导体封装，它增加接触面积以及到这样的封装内的半导体裸片的两侧的接触的质量。在一个实施方式中，诸如集成电路(1C)、分立半导体部件等(在本文中称为“裸片”)半导体器件可被嵌入层压基板的孔中以形成用于裸片的封装。
[0019]在一个实施方式中，层压基板包括层压到绝缘芯(例如，玻璃纤维等)的表面的至少一个导电层，诸如铜箔等。导电层可以被刻蚀或以其他方式处理以形成电路迹线。在一些示例中，层压基板包括层压到芯的每一侧(例如，前侧和背侧)的第一导电层和第二导电层。在各种实施方式中，层压基板还包括其中定位一个或者多个半导体裸片的一个或者多个裸片开口(即，孔)。例如，一个、两个或者更多个裸片可以被布置在单个裸片开口内。进一步地，层压基板可以包括多个裸片开口，每个裸片开口具有定位在其中的一个或者多个裸片。
[0020]在一些方面，层压封装可以包括布置在裸片开口内的一个或多个裸片周围的绝缘保持器。例如，绝缘保持器可以被布置以保持裸片开口内的一个或多个裸片以及将裸片与彼此分离。在一些实施方式中，绝缘保持器可以包括部分地或完全地围闭裸片开口内的裸片的、布置在裸片的顶表面和/或底表面之上的绝缘层。可以在绝缘层中形成孔洞以容纳到裸片端子的连接。例如，绝缘保持器和/或绝缘层可以由光成像聚合物电介质材料组成。
[0021]在各种实施方式中，层压封装包括部分金属化层，部分金属化层主要地布置在裸片之上并且包括层压基板的一部分。在一个示例中，部分金属化层形成细迹线，细迹线将一个或者多个裸片的端子电耦合到由层压基板的导电层形成的粗迹线。以这种方式，从半导体裸片到层压封装的范围的导电路径可以被优化。
[0022]用于半导体裸片封装的各种实施方式和技术在本公开中进行了讨论。参考图中图示的使用芯片、裸片或者类似部件的示例器件、电路和系统讨论技术和器件。然而，这并不旨在限制，而是为了讨论和说明的方便。术语“裸片”在本文中的使用旨在应用于可以被封装在层压基板内的所有各种有源或者无源部件、电路、系统等。
[0023]本文所描述的各种方面通过利用具有类似于裸片的厚度的芯层压件实现许多优点。芯层压件用作基于顺序积层技术的所有后续构造阶段的结构基础。这种方法在整个组装过程中带来许多优点。优点中的第一个优点是整个技术都使用非常廉价的材料，并且具有非常少的废物和少量处理阶段，这导致简单且廉价的最终产品。顺序积层方法意味着到裸片的开口可以使用光成像电介质形成。这允许大面积连接以如由封装和电路版图所需的任何形状或者形式形成。有利地，这不需要复杂的处理和技术来实现。
[0024]下面使用多个示例更详细地解释实施方式。所讨论的【具体实施方式】仅仅说明制作和使用封装的一些方式，而并不限制本公开的范围。虽然在这里和下文讨论了各种实施方式和示例，但是通过组合单个实施方式和示例的特征和元件进一步的实施方式和示例也可以是可能的。
[0025]示例实施方式
[0026]图1图示了根据一个实施方式的可以用于形成半导体裸片封装100的示例层压基板102。基板102的顶视图和基板102的放大的截面图分别在(a)和(b)处示出。在一个实施方式中，层压基板102被形成以包括层压到绝缘芯层(“芯”)106的第一侧的第一导电层104，并且在一些示例中还可以包括层压到芯106的第二侧的第二导电层108。
[0027]芯层106可以包括玻璃纤维增强环氧树脂等。可以用作芯层106的材料的示例包括FR4材料(环氧酚醛或环氧酚醛清漆材料)、双马来酰亚胺(BT)材料、聚酰亚胺、氰酸酯、陶瓷、基于矿物的层压件、类玻璃的非晶材料。