n printing)、覆涂(flood coating)、幕涂(curtain coating)、喷射沉积等。为了便于加工并且改善图案化精度，在一个实施方式中，绝缘保持器402的材料可以是光成像材料或者光致图案化材料。在另一实施方式中，与光成像一起使用图案丝网印刷工艺以对材料进行精确地图案化。
[0047]在各种实施方式中，绝缘保持器402可以最少以两步创建并且从顶部和底部表面两者沉积。在一种情况下，绝缘保持器402可以使用具有模版(stencil)的网孔印刷工艺(有时被称为丝网印刷)，被沉积(例如，在多个裸片302中的每个裸片的周围)为图案化结构。备选地，在一个实施方式中，绝缘保持器402可以使用金属模版印刷来沉积。进一步地，可以利用光刻工艺(光成像)处理绝缘保持器402的材料，并且然后将过量材料显影去除，从而留下绝缘保持器402的形态。在一些实施形式中，在沉积绝缘保持器402的材料之后进行热处理。热处理将绝缘材料固化以形成绝缘保持器402。
[0048]图5图示了根据一个实施方式的具有图案镀层的示例封装100。封装100的顶视图和封装100的放大的截面图分别在(a)和(b)处的图5中示出。
[0049]在一个实施方式中，一个或者多个裸片302上方的区域和围绕一个或者多个裸片302的层压基板402的一部分至少被部分地金属化以将裸片302电親合到第一导电层104。在该实施方式中，部分金属化层502被形成在层压基板102的一个或者多个裸片302上方(与在较大区域或者整个区域之上形成金属化层相反)。在一个实施方式中，部分金属化层502包括形成在裸片302之上的绝缘层(例如，绝缘保持器)402之上并且在直接邻近的区域中的图案镀层。在一个示例中，绝缘层(即，绝缘保持器402)的一部分可以从一个或者多个半导体芯片裸片302的区域中去除，以允许使用部分金属化层502的细迹线的端子连接。
[0050]在一个实施方式中，具有粗几何结构和细几何结构的混合的导电迹线被形成在封装100上。例如，将部分金属化集中至主要在裸片302上方的区域可以经济且有效地形成细几何结构迹线502(例如，通过图案镀层)以将裸片302的端子耦合到从第一导电层104形成(例如，通过刻蚀去除第一导电层102的一部分)的粗几何结构迹线202。
[0051]在各种示例中，细迹线502(例如，图案镀层)的宽度与从第一导电层形成的粗迹线202的宽度的比率约为15:1至30:1。例如，到高密度裸片302的连接需要细轨道宽度和足够的间隙，这可以利用非常细的迹线实现。这些细迹线在远距离承载信号的时候具有关于寄生损耗的限制。大多数迹线(裸片302区域外)可以被创建在从第一导电层104形成的相对宽的金属中。
[0052]在一个示例中，如图5所示的裸片302是1C驱动器。在该示例中，金属化迹线502为20 μ m宽。轨道502被连接到从第一导电层104创建的轨道202，轨道202也开始于20 μ m的宽度并且朝向封装100的范围变为40 μπι宽。在另一示例中，细迹线502为5-10 μπι宽，从而允许非常积极的轨道和间隙比率。迹线502连接到的轨道202为40 μπι宽，并且因此具有较低的损耗。
[0053]由部分金属化层502形成的迹线可以被图案化并且被形成以耦合相同或者不同的裸片开口 110中的邻近裸片302的端子。在一个实施方式中，部分金属化层502的至少一部分将定位在单个裸片开口 110内的第一裸片302的至少一个端子电耦合到定位在相同裸片开口 110内的第二裸片302的至少一个端子。
[0054]在另一实施方式中，通孔112还被电镀以将封装100底侧处的第二导电层108的至少一部分电耦合到绝缘芯层106顶侧(例如，第一侧)处的第一导电层104的一个或者多个节点。此外，绝缘保持器402中的开口 404被电镀或者填充以将裸片302的端子电耦合到迹线502。在一个示例中，在图案电镀期间，在细迹线502的形成时，通孔112和/或开口 404使用相同的工艺(并且同时)进行电镀。
[0055]在各种实施方式中，代表封装100的电路版图的图案化抗蚀剂层(未示出)可以用于形成部分金属化层502，包括细迹线和/或对过孔112的填充。在该实施方式中，图案化可以使用常规光刻工艺、刻蚀等来完成。备选地，在另一实施方式中，可以使用激光烧蚀工艺用于对部分金属化502的图案化镀层进行结构化，特别是当图案化薄金属层时。
[0056]图6图示了根据一个实施方式的具有涂布的焊料掩模602的示例封装100。封装100的顶视图和封装100的放大的截面图分别在(a)和(b)处的图6中示出。
[0057]在一个实施方式中，如图6所示，焊料掩模602被形成以覆盖半导体封装100的一个或者多个部分。在该实施方式中，焊料掩模602(例如，电介质层)可以被形成在层压基板102上方(并且有时也可以在下方)。焊料掩模602可以被用来进一步限定电路连通性或者保护封装100的具有不同的电势的一个或者多个节点。
[0058]在一个实施方式中，电介质层可以是有机材料。焊料掩模602可以由聚合物制作，诸如聚(对二甲苯)(聚对二甲苯)、光致抗蚀剂材料、酰亚胺、环氧基树脂、环氧树脂、脲醛、硅树脂、或者诸如包括碳和硅树脂的材料之类的陶瓷等等。在各种实施方式中，焊料掩模602可以使用网版印刷、幕涂、覆涂、喷涂等，或者通过使用干膜层压件或者板被沉积为液体或者膏。在一些实施方式中，焊料掩模602可以从气相或者从溶液中沉积，或者可以被印刷或者层压。
[0059]图7图示了根据一个实施方式的具有接触镀层的示例封装100。封装100的顶视图和封装100的放大的截面图分别在(a)和(b)处的图7中示出。
[0060]在一个实施方式中，在接触电镀工艺期间，接触702被形成在层压基板102上。在该实施方式中，接触702的至少一部分被电耦合到一个或者多个裸片302前侧和/或被背侧上的端子。例如，如图7所示，接触702可以被耦合到一个或者多个通孔112。在该示例中，通孔112可以通过第一导电层(104)和/或第二导电层(108)被耦合到裸片302的一个或者多个端子。
[0061]各种实施方式有利地使用无电电镀技术以同时处理层压基板102的两侧。在无电电镀期间，包括裸片302的层压基板102被浸入电镀浴中。因此，两侧都暴露于电镀浴并且因此被处理一次。在一个或者多个实施方式中，通孔112也可以在无电沉积工艺期间被同时填充。备选地，也可以使用有电电镀工艺来处理层压基板102的一侧或者两侧。
[0062]在各种实施方式中，包括层压基板102的封装100可以切割成单独的半导体封装100。如此形成的半导体封装100可以单独应用，或者可以以各种配置集成到多层印刷电路板(PCB)堆叠中。半导体封装100可以作为完整电路级使用，例如，作为“子板”或“背驮式板(piggy-back board) ”，其是母板或者卡的扩展电路板或者“子板”。
[0063]本文所描述的封装100的实施方式有利地使用顺序积层技术和工艺(例如，方法)步骤。这减少了晶圆级封装期间的废物。例如，金属化层仅在定向处沉积。材料不需要利用昂贵和困难的处理技术被去除或者加工。进一步地，在各种实施方式中，工艺中的很多工艺作为双侧操作完成。例如，电镀、光致抗蚀剂显影、刻蚀和焊料掩模显影可以一起进行以减少工艺步骤。图8图示了如本文所公开的示例过程800。然而，所描述的工艺步骤不需要以本文所给出的顺序完成。进一步地，各种工艺步骤可以被组合或者以其他方式修改(例如，一些步骤可以被删除或者改变)并且仍然在本公开的范围内。
[0064]实施方式使用光成像电介质，这导致工艺允许形状、面积以及孔的大小和形式的大的灵活性。该光成像工艺产生非常薄(例如，约6 μπι至约40 μπι)的电介质层。光成像工艺几乎不创建表面拓扑，因此可以打开非常小的连接以及非常大的连接。因此，例如，小孔110可以靠近非常大的孔110放置。例如，25 μ