一种pci总线转本地总线通用电路的制作方法
【专利摘要】本实用新型公开了一种PCI总线转本地总线通用电路，所述电路包括PCI总线桥电路和本地总线转换电路，其中：所述PCI总线桥电路，由PCI总线连接器、EEPROM芯片、PCI总线桥芯片和时钟电路组成；所述本地总线转换电路，由可编程逻辑器件、时钟电路和JTAG在线调试电路组成。本实用新型PCI总线转本地总线通用电路能够实现PCI总线与本地总线之间的数据通讯，根据本地总线特点实现PCI总线资源的动态分配。
【专利说明】一种PCI总线转本地总线通用电路
【技术领域】
[0001]本实用新型属于测控【技术领域】，更具体地，涉及一种PCI总线转本地总线通用电路。
【背景技术】
[0002]PCI 总线是 Peripheral Component Interconnect (外设部件互联标准)的缩写，该总线规范创立至今已经成为了计算机的一种标准总线，该总线采用地址、数据总线分时复用的方式实现，并且实现了即插即用，即当板卡插入系统时，系统会自动对板卡所需资源进行分配，与以往的ISA(Industry Standard Architecture)总线的复杂手动配置相比工作可靠、使用方便。
[0003]目前PCI凭借自身的优势已经广泛应用于通用计算机、工控机和测试设备中，由于PCI总线不能够直接对本地总线的硬件资源进行访问和控制，需要设计专门的PCI总线桥电路实现PCI总线与本地总线的数据交换，目前应用的桥电路主要包括PLX公司设计的PCI桥电路芯片和通过数据信号处理(Digital Signal Processing,DSP)或现场可编程门阵列(Field Programmable Logic Device, FPGA)实现的时序转换电路，但种类较多、设计复杂。
实用新型内容
[0004]针对现有技术的以上缺陷或改进需求，本实用新型提供了一种PCI总线转本地总线通用电路，实现PCI总线与本地总线之间的数据通讯，根据本地总线特点实现PCI总线资源的动态分配。
[0005]本实用新型提供了一种PCI总线转本地总线通用电路，所述电路包括PCI总线桥电路和本地总线转换电路，其中:
[0006]所述PCI总线桥电路，由PCI总线连接器、带电可擦可编程只读存储器(Electrically Erasable Programmable Read-Only Memory, EEPR0M)芯片、PCI 总线桥芯片和时钟电路组成，其中:
[0007]所述PCI总线连接器用于将PCI总线的控制总线信号、地址总线信号、数据总线信号、中断控制信号、时钟信号和供电电压通路引入PCI总线桥芯片，上述各PCI总线信号通过匹配后进入PCI总线桥芯片；
[0008]所述PCI总线桥芯片用于实现PCI总线的控制总线信号、地址总线信号、数据总线信号、中断控制信号的转换，该芯片在与PCI总线进行数据交互时执行PCI总线时序标准，该标准包含所有总线上的信号传输协议，按照该协议方式完成与PCI总线的数据交换后，再按照桥电路定义的本地总线时序与外围设备进行通讯，在此过程中实现PCI总线与本地总线的通讯和数据转换；
[0009]所述EEPROM芯片中包含有使用通用编程器进行的编程设置，所述编程设置的内容包括PCI总线桥电路识别信息、PCI总线10资源分配信息、内存资源分配信息、中断资源分配信息、通讯模式选择信息，当所述PCI总线转本地总线通用电路上电后所述PCI总线桥芯片读取所述EEPROM芯片中的设置信息，在PCI总线系统进入B1S时，进行相应的资源参数设置，从而完成PCI总线的动态资源分配，建立PCI总线桥芯片与PCI总线控制系统的通讯；
[0010]所述第一时钟电路为PCI总线桥芯片提供时钟基准，PCI总线桥电路时序以该时钟频率为基准频率；
[0011]所述本地总线转换电路，由可编程逻辑器件、时钟电路和JTAG在线调试电路组成，其中:
[0012]所述可编程逻辑器件用于实现所述PCI总线桥电路的控制总线信号、数据总线信号和地址总线信号的转换、译码，通过对可编程逻辑器件的资源编译，实现本地总线的地址译码、总线时序信号控制和数据总线传输，将本地总线的外围设备资源信息和数据内容传递给所述PCI总线桥电路的接口 ；
[0013]所述第二时钟电路为可编程逻辑器件提供时钟基准和计时基准，实现定时器功倉泛;
[0014]所述JTAG在线调试电路用于实现所述可编程逻辑器件的在线编程。
[0015]本实用新型的一个实施例中，所述EEPROM芯片安装在DIP封装的插座上，可进行插拔安装，方便后续对电路资源的再分配和调试。
[0016]本实用新型的一个实施例中，所述PCI总线桥芯片为PLX9030桥电路芯片。
[0017]本实用新型的一个实施例中，所述可编程逻辑器件为EPM1270T144I5可编程CPLD。
[0018]本实用新型提供的PCI总线转本地总线通用电路，能够实现PCI总线与本地总线外围设备资源的映射与数据交互，硬件设计通用化、模块化程度高，可移植性好，通过EEPROM可轻松实现对PCI系统1资源、内存资源和中断资源的分配。
【专利附图】
【附图说明】
[0019]图1是本实用新型实施例中PCI总线桥电路结构示意图；
[0020]图2是本实用新型实施例中本地总线转换电路结构示意图。
【具体实施方式】
[0021]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。此外，下面所描述的本实用新型各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
[0022]PCI总线规范创立至今已经成为了计算机的一种标准总线，该总线采用地址、数据总线分时复用的方式实现，并且实现了即插即用，即当板卡插入系统时，系统会自动对板卡所需资源进行分配，与以往的指令集架构(ISA, Instruct1n Set Architecture)总线的复杂手动配置相比工作可靠、使用方便。
[0023]目前PCI凭借自身的优势已经广泛应用于通用计算机、工控机和测试设备中，同时为了提高总线资源的利用率，需采用总线转换的方式实现PCI总线对本地总线的硬件资源的访问和控制，所以设计专门的PCI桥电路实现PCI总线与本地总线的数据交换是非常有意义的，目前应用的桥电路主要包括PLX公司设计的PCI桥电路芯片和通过DSP或FPGA实现的时序转换电路，但这些电路芯片种类较多、设计复杂，不利于实现通用设计。
[0024]本实用新型中使用PLX9030桥电路芯片进行设计，时序控制信号采用跳线设置，可实现不同工作模式需要，PLX9030完成PCI总线时序转换后，按照桥芯片协议，通过CPLD实现PCI总线对本地总线的开关量、模拟量输入、输出、通讯数据转换、外围芯片时序控制等功能。
[0025]该电路的创造点在于使用PLX9030桥芯片+EPM1270T144I5复杂可编程逻辑器件(Complex Programmable Logic Device,CPLD)芯片实现了 PCI总线到本地总线的转换，该电路可直接移植到其它PCI总线板卡设计中，同时采用跳线方式实现多个总线工作模式转换，电路通用化设计程度高，减少了后续硬件开发成本。
[0026]图1为本实用新型实施例中PCI总线桥电路结构示意图，PCI总线桥电路主要由PCI总线连接器J401、EEPR0M芯片U3、PCI总线桥芯片U402和第一时钟电路组成，所述PCI总线连接器J401用于将PCI总线的控制总线信号、地址总线信号、数据总线信号、中断控制信号、时钟信号和供电电压通路引入PCI总线桥芯片，上述各PCI总线信号通过匹配后进入PCI总线桥芯片；所述PCI总线桥芯片U402用于实现PCI总线的控制总线信号、地址总线信号、数据总线信号、中断控制信号的转换，该芯片在与PCI总线进行数据交互时执行PCI总线时序标准，该标准包含所有总线上的信号传输协议，按照该协议方式完成与PCI总线的数据交换后，再按照桥电路定义的本地总线时序与外围设备进行通讯，在此过程中实现PCI总线与本地总线的通讯和数据转换；
[0027]所述EEPROM芯片U3中包含有使用通用编程器进行的编程设置，所述编程设置的内容包括PCI总线桥电路识别信息、PCI总线1资源分配信息、内存资源分配信息、中断资源分配信息、通讯模式选择信息，当所述PCI总线转本地总线通用电路上电后所述PCI总线桥芯片读取所述EEPROM芯片中的设置信息，在PCI总线系统进入B1S时，进行相应的资源参数设置，从而完成PCI总线的动态资源分配，建立PCI总线桥芯片与PCI总线控制系统的通讯；
[0028]所述第一时钟电路Gl为PCI总线桥芯片提供时钟基准，PCI总线桥电路时序以该时钟频率为基准频率；
[0029]图2为本实用新型实施例中本地总线转换电路结构示意图，所述本地总线转换电路，由可编程逻辑器件U401、时钟电路Gl和JTAG在线调试电路组成，其中:
[0030]所述可编程逻辑器件U401用于实现所述PCI总线桥电路的控制总线信号、数据总线信号和地址总线信号的转换、译码，通过对可编程逻辑器件的资源编译，实现本地总线的地址译码、总线时序信号控制和数据总线传输，将本地总线的外围设备资源信息和数据内容传递给所述PCI总线桥电路的接口 ；
[0031]所述第二时钟电路为可编程逻辑器件提供时钟基准和计时基准，实现定时器功倉泛;
[0032]所述JTAG在线调试电路用于实现所述可编程逻辑器件的在线编程。
[0033]本领域的技术人员容易理解，以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
【权利要求】
1.一种PCI总线转本地总线通用电路，其特征在于，所述电路包括PCI总线桥电路和本地总线转换电路，其中: 所述PCI总线桥电路，由PCI总线连接器、EEPROM芯片、PCI总线桥芯片和第一时钟电路组成，其中: 所述PCI总线连接器用于将PCI总线的控制总线信号、地址总线信号、数据总线信号、中断控制信号、时钟信号和供电电压通路引入PCI总线桥芯片，上述各PCI总线信号通过匹配后进入PCI总线桥芯片； 所述PCI总线桥芯片用于实现PCI总线的控制总线信号、地址总线信号、数据总线信号、中断控制信号的转换，该芯片在与PCI总线进行数据交互时执行PCI总线时序标准，该标准包含所有总线上的信号传输协议，按照该协议方式完成与PCI总线的数据交换后，再按照桥电路定义的本地总线时序与外围设备进行通讯，在此过程中实现PCI总线与本地总线的通讯和数据转换； 所述EEPROM芯片中包含有使用通用编程器进行的编程设置，所述编程设置的内容包括PCI总线桥电路识别信息、PCI总线1资源分配信息、内存资源分配信息、中断资源分配信息、通讯模式选择信息，当所述PCI总线转本地总线通用电路上电后所述PCI总线桥芯片读取所述EEPROM芯片中的设置信息，在PCI总线系统进入B1S时，进行相应的资源参数设置，从而完成PCI总线的动态资源分配，建立PCI总线桥芯片与PCI总线控制系统的通讯； 所述第一时钟电路为PCI总线桥芯片提供时钟基准，PCI总线桥电路时序以该时钟频率为基准频率； 所述本地总线转换电路，由可编程逻辑器件、第二时钟电路和JTAG在线调试电路组成，其中: 所述可编程逻辑器件用于实现所述PCI总线桥电路的控制总线信号、数据总线信号和地址总线信号的转换、译码，通过对可编程逻辑器件的资源编译，实现本地总线的地址译码、总线时序信号控制和数据总线传输，将本地总线的外围设备资源信息和数据内容传递给所述PCI总线桥电路的接口 ； 所述第二时钟电路为可编程逻辑器件提供时钟基准和计时基准，实现定时器功能； 所述JTAG在线调试电路用于实现所述可编程逻辑器件的在线编程。
2.如权利要求1所述的PCI总线转本地总线通用电路，其特征在于，所述EEPROM芯片安装在DIP封装的插座上，可进行插拔安装，方便后续对电路资源的再分配和调试。
3.如权利要求1或2所述的PCI总线转本地总线通用电路，其特征在于，所述PCI总线桥芯片为PLX9030桥电路芯片。
4.如权利要求1或2所述的PCI总线转本地总线通用电路，其特征在于，所述可编程逻辑器件为EPM1270T144I5可编程CPLD。
【文档编号】G06F13/40GK204066106SQ201420489158
【公开日】2014年12月31日 申请日期:2014年8月27日 优先权日:2014年8月27日
【发明者】刘成强, 屈汝祥, 胡乔朋, 张豪兵 申请人:湖北三江航天红峰控制有限公司