内嵌式触控面板的制作方法

本发明是与触控面板(Touch panel)有关，特别是关于一种能够具有良好电性(RC loading)的内嵌式(In-cell)触控面板。

背景技术：

一般而言，电容式触控面板大致可依照其叠层结构的不同而分为数种不同型式，例如：内嵌式(In-cell)的电容式触控面板及On-cell的电容式触控面板。

请参照图1及图2，图1及图2为内嵌式的电容式触控面板及On-Cell的电容式触控面板的叠层结构示意图。如图1所示，On-Cell的电容式触控面板的叠层结构1由下至上依序是：基板10、薄膜晶体管(TFT)元件层11、液晶层12、彩色滤光层13、玻璃层14、触控感应层15、偏光片16、粘合剂17及上覆透镜18。如图2所示，内嵌式的电容式触控面板的叠层结构2由下至上依序是：基板20、薄膜晶体管(TFT)元件层21、触控感应层22、液晶层23、彩色滤光层24、玻璃层25、偏光片26、粘合剂27及上覆透镜28。

比较图1及图2可知：内嵌式的电容式触控面板是将触控感应层22设置于液晶层23的下方，亦即设置于液晶显示模块之内；On-Cell的电容式触控面板则是将触控感应层15设置于玻璃层14的上方，亦即设置于液晶显示模块之外。相较于传统的单片式玻璃触控面板(One Glass Solution,OGS)及On-Cell的电容式触控面板，内嵌式的电容式触控面板可达成最薄化的触控面板设计，并可广泛应用于手机、平板电脑及笔记本电脑等可携式电子产品上。

因此，本发明提出一种内嵌式触控面板，希望能通过其创新的布局方式 降低阻值及寄生电容的影响，以提升内嵌式触控面板的整体效能。

技术实现要素：

根据本发明的一较佳具体实施例为一种内嵌式触控面板。于此实施例中，内嵌式触控面板包含多个像素。每个像素的叠层结构包含基板、薄膜晶体管元件层、液晶层、彩色滤光层及玻璃层。薄膜晶体管元件层设置于基板上。薄膜晶体管元件层内设置有第一导电层(M3)及共同电压电极(Common Electrode)。第一导电层是以网格状(Mesh type)排列。液晶层设置于薄膜晶体管元件层上方。彩色滤光层设置于液晶层上方。玻璃层设置于彩色滤光层上方。

于一实施例中，内嵌式触控面板为一内嵌式自电容(self-capacitive)触控面板，内嵌式自电容触控面板的多个触控感测电极是由网格状排列的第一导电层所形成。

于一实施例中，第一导电层与共同电压电极之间是通过一绝缘层彼此分隔。

于一实施例中，该多个触控感测电极之间不相连且间隔一特定距离。

于一实施例中，特定距离是以像素(Pixel)或子像素(Sub-pixel)为单位。

于一实施例中，不作为触控感测电极的部分的第一导电层是通过通孔(Via)与共同电压电极电性连接。

于一实施例中，第一导电层是形成于共同电压电极之后。

于一实施例中，第一导电层是形成于共同电压电极之前。

于一实施例中，彩色滤光层包含彩色滤光片(Color Filter)及黑色矩阵光阻(Black Matrix Resist)，黑色矩阵光阻具有良好的光遮蔽性，第一导电层是位于黑色矩阵光阻的下方。

于一实施例中，第一导电层是与薄膜晶体管元件层内的源极线(Source line)重叠。

于一实施例中，内嵌式触控面板的触控模式与显示模式是分时驱动，并 且内嵌式触控面板是利用显示周期的空白区间(Blanking interval)运作于触控模式。

于一实施例中，当内嵌式触控面板运作于显示模式时，共同电压电极维持于直流(DC)电压、交流(AC)电压且该多个触控感测电极维持于直流电压、交流电压、与共同电压电极相关的电压或呈现浮接(Floating)状态。

于一实施例中，该共同电压电极具有单一个共同电压电极区域同时与该多个触控感测电极均重叠，当内嵌式触控面板运作于触控模式时，该多个触控感测电极施加一触控感测信号且共同电压电极施加与触控感测信号同频、同幅或同相的触控相关信号。

于一实施例中，共同电压电极具有单一个共同电压电极区域同时与该多个触控感测电极均重叠，当内嵌式触控面板运作于触控模式时，该多个触控感测电极施加一触控感测信号且共同电压电极与信号源断路或呈现浮接(Floating)状态。

于一实施例中，共同电压电极具有多个共同电压电极区域分别与该多个触控感测电极重叠，当内嵌式触控面板运作于触控模式时，该多个触控感测电极是依序施加多个触控感测信号且该多个共同电压电极系相对应地依序施加与该多个触控感测信号同频、同幅或同相之多个触控相关信号，或该多个共同电压电极系相对应地依序与信号源断路或呈现浮接(Floating)状态。

于一实施例中，共同电压电极具有单一个共同电压电极区域同时与该多个触控感测电极均重叠，当内嵌式触控面板运作于触控模式时，该多个触控感测电极施加一触控感测信号且薄膜晶体管元件层内的源极线(Source line)或闸极线(Gate line)施加与触控感测信号同频、同幅或同相的触控相关信号。

于一实施例中，共同电压电极具有多个共同电压电极区域分别与该多个触控感测电极重叠，当内嵌式触控面板运作于触控模式时，该多个触控感测电极依序施加多个触控感测信号，且薄膜晶体管元件层内的源极线(Source line)或闸极线(Gate line)是相对应地依序施加与该多个触控感测信号同频、同幅或同相的多个触控相关信号。

于一实施例中，薄膜晶体管元件层内还设置有一第二导电层(M2)，且第二导电层是与第一导电层电性连接。

于一实施例中，第二导电层是与薄膜晶体管元件层中的源极线及汲极线同时形成。

于一实施例中，第二导电层与第一导电层是彼此重叠且并联。

于一实施例中，第二导电层是通过一通孔形成跨桥结构来跨过该第一导电层。

于一实施例中，当叠层结构具有半源极驱动(Half Source Driving,HSD)架构时，叠层结构会额外多空出一源极线的空间，并且与第一导电层电性连接的第二导电层是利用额外多空出的源极线的空间作为触控电极的走线。

于一实施例中，不作为触控走线或信号线的第二导电层与不作为触控感测电极使用的第一导电层之间通过通孔(Via)电性连接，再经由通孔与共同电压电极电性连接，以进一步增加共同电压电极的导电性。

于一实施例中，内嵌式触控面板的触控模式与显示模式的驱动时间至少有部分重叠。

于一实施例中，当内嵌式触控面板运作于触控模式时，该多个触控感测电极是施加一触控感测信号，共同电压电极或源极线可于一部份时间呈现浮接(Floating)状态并于另一部份时间施加与触控感测信号同频、同幅或同相的一触控相关信号。

相较于现有技术，根据本发明的内嵌式触控面板及其布局具有下列优点：

(1)其叠层结构简单，容易生产并降低成本。

(2)其触控电极、共同电压电极及其走线的设计简单。

(3)通过新的布局方式有效降低对液晶触控面板光学上的影响。

(4)有效降低共同电压电极本身的电阻电容负载(RC Loading)。

(5)触控作动时同时控制共同电压电极以大幅降低触控面板的整体电阻电容负载。

关于本发明的优点与精神可以通过以下的发明详述及附图得到进一步的了解。

附图说明

图1及图2为内嵌式电容式触控面板及On-Cell电容式触控面板的叠层结构示意图。

图3A至图3D为根据本发明的不同具体实施例的内嵌式自电容触控面板的叠层结构示意图。

图4A为内嵌式自电容触控面板的触控感测电极及其走线的示意图。

图4B为不作为触控感测电极的部分的第一导电层通过通孔与共同电压电极电性连接的示意图。

图5A为共同电压电极具有单一个共同电压电极区域同时与第一触控感测电极～第三触控感测电极均重叠的示意图。

图5B至图5D为不同实施例中的内嵌式自电容触控面板的各信号于显示模式与触控模式下的时序图。

图6A为共同电压电极具有第一共同电压电极区域～第三共同电压电极区域分别与第一触控感测电极～第三触控感测电极重叠的示意图。

图6B为图6A中的内嵌式自电容触控面板的各信号于显示模式与触控模式下的时序图。

图7A为于内嵌式自电容触控面板的叠层结构中的第二导电层通过通孔与第一导电层电性连接的示意图。

图7B为于内嵌式自电容触控面板的叠层结构中的第二导电层与第一导电层之间通过通孔电性连接，再经由通孔与共同电压电极电性连接的示意图。

图7C为内嵌式自电容触控面板的像素设计的一实施例。

图8为内嵌式自电容触控面板中的第二导电层所形成的触控走线与信号线彼此间隔排列且不同的感测电极之间通过触控走线经由通孔形成跨桥 连接的示意图。

图9A至图9C为由网格状排列的第一导电层所形成具有不同形状的触控感测电极的示意图。

主要元件符号说明：

1、2、3A～3D、7A：叠层结构

10、20、30、70：基板

11、21、31、71：薄膜晶体管元件层

12、23、32、72：液晶层

13、24、33、73：彩色滤光层

14、25、34、74：玻璃层

15、22：触控感应层

16、26：偏光片

17、27：粘合剂

18、28：上覆透镜

CF：彩色滤光片

BM：黑色矩阵光阻

M2、M3：导电层

CITO：共同电压电极

PITO：像素氧化铟锡

VIA：通孔

LC：液晶单元

ISO：绝缘层

S、S1～S3：源极线

D：汲极线

G、G1～G3：闸极线

TP1、TP2、TP：内嵌式自电容触控面板

TE、TE1～TE3：触控感测电极

VCOM、VCOM1～VCOM3：共同电压电极区域

TS1～TS3：触控感测信号

具体实施方式

根据本发明的一较佳具体实施例为一种内嵌式的电容式触控面板。实际上，由于内嵌式的电容式触控面板可达成最薄化的触控面板设计，可广泛应用于智能型手机、平板电脑及笔记本电脑等各种可携式消费性电子产品上。

于此实施例中，内嵌式的电容式触控面板所适用的显示器可以是采用横向电场效应显示技术(In-Plane-Switching Liquid Crystal，IPS)或由其延伸的边界电场切换广视角技术(Fringe Field Switching，FFS)或高阶超广视角技术(Advanced Hyper-Viewing Angle，AHVA)的显示器，但不以此为限。

一般而言，目前市场上的主流电容式触控感测技术应为投射式电容触控感测技术，可分为互电容(Mutual capacitance)及自电容(Self capacitance)两种。互电容触控感测技术就是当触碰发生时，会在邻近两层电极间产生电容耦合的现象，并由电容量变化来确定触碰动作的发生；自电容触控感测技术就是触控物与电极间产生电容耦合，并量测电极的电容量变化，以确定触碰动作的发生。

需说明的是，此实施例中的内嵌式的电容式触控面板可采用自电容触控感测技术，其多个触控感测电极是由网格状排列的第一导电层所形成，并通过布局方式降低内嵌式触控元件对LCD在电性及光学上的影响。

接下来，将就此实施例的内嵌式的自电容触控面板的叠层结构进行详细的说明。

如图3A所示，于一实施例中，内嵌式的自电容触控面板的每个像素的叠层结构3A由下至上可依序包含：基板30、薄膜晶体管元件层31、液晶层32、彩色滤光层33及玻璃层34。

薄膜晶体管元件层31设置于基板30上。薄膜晶体管元件层31内设置 有第一导电层M3及共同电压电极CITO。第一导电层31是以网格状排列。液晶层32包含多个液晶单元LC且是设置于薄膜晶体管元件层31上方。彩色滤光层33设置于液晶层32上方。玻璃层34设置于彩色滤光层33上方。

实际上，第一导电层M3可由金属或其他任意的导电材料构成，共同电压电极CITO可由氧化铟锡层构成，并无特定的限制。

彩色滤光层33包含彩色滤光片(Color Filter)CF及黑色矩阵光阻(Black Matrix Resist)BM两部分，其中黑色矩阵光阻BM具有良好的光遮蔽性，可应用于彩色滤光层33中，作为区隔红(R)、绿(G)、蓝(B)三种颜色的彩色滤光片的材料。于此实施例中，网格状排列的第一导电层M3位于黑色矩阵光阻BM的下方并受到黑色矩阵光阻BM的遮蔽。

需说明的是，于图3A所绘示的叠层结构3A中，第一导电层M3是形成于共同电压电极CITO之后，并且第一导电层M3与共同电压电极CITO之间通过绝缘层ISO彼此分隔，使得第一导电层M3不会与位于其下方的共同电压电极CITO电性相连。

于另一实施例中，于图3B所绘示的叠层结构3B中，第一导电层M3亦形成于共同电压电极CITO之后，并且第一导电层M3与共同电压电极CITO之间通过绝缘层ISO彼此分隔，但第一导电层M3可通过一通孔VIA与位于其下方的共同电压电极CITO电性相连。

此外，于图3C所绘示的叠层结构3C中，第一导电层M3系形成于共同电压电极CITO之前，并且第一导电层M3与共同电压电极CITO之间通过绝缘层ISO彼此分隔，使得共同电压电极CITO不会与位于其下方的第一导电层M3电性相连。

于另一实施例中，于图3D所绘示的叠层结构3D中，第一导电层M3亦形成于共同电压电极CITO之前，并且第一导电层M3与共同电压电极CITO之间通过绝缘层ISO彼此分隔，但共同电压电极CITO可通过一通孔VIA与位于其下方的第一导电层M3电性相连。

接着，如图4A所示，内嵌式的自电容触控面板TP1上的多个触控感测 电极TE是由网格状排列的第一导电层M3所形成，该多个触控感测电极TE之间不相连且间隔一特定距离。该多个触控感测电极TE与共同电压电极CITO并不相连。实际上，上述的特定距离可以像素(Pixel)或子像素(Sub-pixel)为单位，但不以此为限。

此外，如图4B所示，于内嵌式的自电容触控面板TP2中，不作为触控感测电极TE的部分的第一导电层M3可通过通孔VIA与共同电压电极CITO电性连接，以作为共同电压电极CITO的走线。需说明的是，虽然图4B中的作为触控感测电极TE亦由第一导电层M3形成，但作为触控感测电极TE及其走线的第一导电层M3不与共同电压电极CITO电性连接，而不作为触控感测电极TE的部分的第一导电层M3则通过通孔VIA与共同电压电极CITO电性连接，以作为共同电压电极CITO的走线。

接着，请参照图5A，于内嵌式的自电容触控面板TP中，网格状排列的第一导电层M3分别形成第一触控感测电极TE1～第三触控感测电极TE3且共同电压电极CITP具有单一个共同电压电极区域VCOM同时与第一触控感测电极TE1～第三触控感测电极TE3均重叠，但第一触控感测电极TE1～第三触控感测电极TE3不与共同电压电极CITO电性连接。不作为触控感测电极的部分的第一导电层M3则可通过通孔VIA与共同电压电极CITO电性连接，以作为共同电压电极CITO的走线并分别位于第一触控感测电极TE1～第三触控感测电极TE3之间。

需说明的是，本发明的内嵌式的自电容触控面板TP的触控模式与显示模式可采用分时驱动的模式且是利用显示周期的空白区间(Blanking interval)运作于触控模式下，但不以此为限。于实际应用中，本发明的内嵌式的自电容触控面板TP的触控模式与显示模式的驱动时间亦可有至少部分重叠的情况。

于一实施例中，如图5B所示，当内嵌式的自电容触控面板TP运作于显示模式时，单一个共同电压电极区域VCOM可维持于直流(DC)电压或交流(AC)电压，而第一触控感测电极TE1～第三触控感测电极TE3则可维持于 直流电压、交流电压、与单一个共同电压电极区域VCOM相关的电压或呈现浮接(Floating)状态。当内嵌式的自电容触控面板TP运作于触控模式时，第一触控感测电极TE1～第三触控感测电极TE3分别施加触控感测信号TS1～TS3且单一个共同电压电极区域VCOM施加与触控感测信号TS1～TS3同频、同幅或同相的触控相关信号。

于另一实施例中，如图5C所示，当内嵌式的自电容触控面板TP运作于触控模式时，第一触控感测电极TE1～第三触控感测电极TE3分别施加触控感测信号TS1～TS3，但单一个共同电压电极区域VCOM与信号源断路或呈现浮接(Floating)状态。

于另一实施例中，如图5D所示，当内嵌式的自电容触控面板TP运作于触控模式时，第一触控感测电极TE1～第三触控感测电极TE3分别施加触控感测信号TS1～TS3，但薄膜晶体管元件层内的源极线S1～S3或闸极线G1～G3施加与触控感测信号TS1～TS3同频、同幅或同相的触控相关信号。

除了上述实施例之外，共同电压电极CITO亦可能具有多个共同电压电极区域分别与不同的触控感测电极重叠。

请参照图6A，共同电压电极CITO具有第一共同电压电极区域VCOM1～第三共同电压电极区域VCOM3，并且第一共同电压电极区域VCOM1～第三共同电压电极区域VCOM3分别与第一触控感测电极TE1～第三触控感测电极TE3重叠。

当内嵌式自电容触控面板TP运作于触控模式时，第一触控感测电极TE1～第三触控感测电极TE3依序施加第一触控感测信号TX1～第三触控感测信号TX3且第一共同电压电极区域VCOM1～第三共同电压电极区域VCOM3可相对应地依序施加与第一触控感测信号TX1～第三触控感测信号TX3同频、同幅或同相的多个触控相关信号。于另一实施例中，第一共同电压电极区域VCOM1～第三共同电压电极区域VCOM3亦可相对应地依序与信号源断路或呈现浮接(Floating)状态。

需说明的是，于实际应用中，当内嵌式自电容触控面板TP运作于触控 模式时，单一个共同电压电极区域VCOM、第一共同电压电极区域VCOM1～第三共同电压电极区域VCOM3或源极线均可于一部份时间呈现浮接(Floating)状态并于另一部份时间施加与触控感测信号同频、同幅或同相的一触控相关信号，并无特定的限制。

如图7A所示，于另一实施例中，于内嵌式的自电容触控面板的叠层结构7A中，薄膜晶体管元件层71内还设置有第二导电层M2，并且第二导电层M2可通过通孔VIA与第一导电层M3电性连接。实际上，第二导电层M2可以与薄膜晶体管元件层71中的源极线S及汲极线D同时形成，并且第一导电层M3可与薄膜晶体管元件层71内的源极线S重叠，但不以此为限。图7C则为内嵌式自电容触控面板的像素设计的一实施例，但不以此为限。

于实际应用中，第二导电层M2与第一导电层M3可彼此重叠且并联，并且第二导电层M2可通过通孔VIA形成跨桥结构来跨过第一导电层M3，但不以此为限。

于实际应用中，若内嵌式的自电容触控面板的叠层结构具有半源极驱动(Half Source Driving,HSD)架构时，叠层结构会额外多空出一源极线的空间，并且与第一导电层M3电性连接的第二导电层M2可利用额外多空出的源极线S的空间作为触控电极TE的走线，但不以此为限。

于此实施例中，如图8所示，第二导电层M2所形成的触控走线M2(Touch)与信号线M2(Data)彼此间隔排列，所以第二导电层M2的数目减少为原来的一半。由于第二导电层M2与第一导电层M3可完全重叠，并且不同的感测电极TE之间可通过触控走线M2(Touch)经由通孔VIA形成跨桥连接，因此，由网格状排列的第一导电层M3所形成的触控感测电极TE所涵盖的面积会变大，因而缩减了触控感测的盲区(Dead zone)的面积，使得内嵌式的自电容触控面板TP的有效触控感测区域的面积亦随之变大。

需说明的是，此实施例进行触控感测时的共同电压电极CITO与源极线S及闸极线G的信号控制可与前述任一实施例相同，并无特定的限制。此外， 不作为触控感测电极使用的第一导电层M3亦可如前述实施例一样通过通孔VIA与共同电压电极CITO电性连接，以增加共同电压电极CITO的导电性。另外，如图7B所示，不作为触控走线或信号线的第二导电层M2亦可与不作为触控感测电极使用的第一导电层M3经由VIA电性连接，再经由通孔VIA与共同电压电极CITO电性连接，进一步增加共同电压电极CITO的导电性。

请参照图9A至图9C，由网格状排列的第一导电层M3所形成的触控感测电极TE的形状并不以传统的矩形或四方形为限，于实际应用中，触控感测电极TE的形状亦可以是三角形(如图9A所示)、六角形(如图9B所示)、圆形(如图9C所示)或其他任意的几何形状，并无特定的限制。

相较于现有技术，根据本发明的内嵌式触控面板及其布局具有下列优点：

(1)其叠层结构简单，容易生产并降低成本。

(2)其触控电极、共同电压电极及其走线的设计简单。

(3)通过新的布局方式有效降低对液晶触控面板光学上的影响。

(4)有效降低共同电压电极本身的电阻电容负载(RC Loading)。

(5)触控作动时同时控制共同电压电极以大幅降低触控面板的整体电阻电容负载。

通过以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。