防止露出绝缘层的离子阱装置及其制造方法与流程

本发明的实施例涉及一种防止露出绝缘层的离子阱装置及其制造方法。

背景技术：

该部分记载的内容仅用于提供本发明实施例的背景信息，而不是用于构成现有技术。

目前，商用的量子密钥分配(qkd：quantumkeydistribution)系统的最大局限性在于，由于单光子通过光纤时的衰减使一次可发送的通信距离受到限制。为了克服该缺点，需要使用量子中继器(quantumrepeater)对信号进行放大，离子阱是制造量子中继器所必需的量子存储器的实现方法中最受关注的方式。

图1是用于说明三维阱的原理图。

离子阱基于电极的布置可具有不同的形状，但最基本的形状可通过如图1所示地由4个电极棒e1、e2、e3和e4生成的领域的形状进行说明。在图1的(a)中，若将e1和e4接地且对e2和e3施加高电压的rf信号，则生成如图1的(b)所示的电场，而电场e的方向根据施加信号的rf频率而持续地发生变化。此时，如果带电粒子的电荷量、质量、电场的强度和rf频率满足特定数学条件，则带电粒子在图1的(b)的电极棒e1、e2、e3和e4之间的中间地点平均受力，基于这样的平均力生成的势(potential)称为有质动力势(ponderomotivepotential)。

图1的(c)是示出电极棒e1、e2、e3和e4之间形成的有质动力势的形状的图。在此，有质动力势与电极棒e1、e2、e3和e4之间捕获的电荷符号无关。虽然这样形成的电势持续地将欲远离z轴的电荷向中心吸引，但并没有确定将电荷粒子沿着z轴捕获至哪个位置处。因此，为了将带电粒子捕获至如图1的(a)位置处，向e1和e4施加电压而不使e1和e4接地，并使以下为关系成立，即，正电荷时v1>v2，负电荷时v1<v2。

图2的(a)是用于说明二维阱的原理图，图2的(b)是示出所发生的电场的方向及与其对应的有质动力势的图。

对于如图1所示的具有三维结构的离子阱装置，很难进行精密制造，很难集成多个阱，因此，为了应用量子信息，可利用微机电系统(mems：microelectromechanicalsystem)工艺，转变为可在二维晶片上制造的设计。图2的(a)示出了将二维结构的电极保形映射(conformalmapping)为一维的方法。图2的(a)中，当对圆周的色彩较浓部分施加rf电压而将圆周的剩余部分接地时，圆内部形成类似于图1的(b)形态的电场。这种情况下，如图2的(a)所示，将位于圆周上的rf电极的连接线延长，并寻找与底部线交叉的部分，并向该部分施加rf电压，将剩余的线部分接地，则圆中心位置处将形成具有类似于圆内部发生的电场形态的电场，图2的(b)示出如上所述的以一维方式布置电极时发生的电场的方向和与其对应的有质动力势(对两个色彩较浓的条状的电极施加rf，而中间和rf的两侧外部接地)。

利用如上相同的原理制造电极结构时，可将带电粒子捕获至图2的(b)中表示三角的位置处。

基于mems的平面型离子阱芯片可通过在非导体基板上进行金属电极的构图的工艺而制造。但是，使用非导体基板时可使用的mems工艺的种类有限，因此，制造具有复杂结构的离子阱芯片会受到限制。为了克服这种问题，可在硅基板上制造离子阱芯片。硅基板上制造的离子阱芯片主要由用于防止rf电压损耗的导电膜、构成rf及dc电极的导电膜、以及用于防止两个导电膜间发生击穿(breakdown)的绝缘层构成。通常，对于平面型离子阱芯片，构图的绝缘层支撑rf及dc电极，因此，该绝缘层不可避免地暴露在离子捕获位置处。捕获离子时，在离子捕获位置处暴露的绝缘层上，电荷发生冲突，在绝缘层上诱发电压，由此改变电场的形态，从而会诱发离子的微移动(micromotion)。离子的微移动增加离子的加热速度(heatingrate)，从而增加了捕获的离子逃脱的概率。因此，为了更加稳定地进行离子捕获，需要造制出具有绝缘层不暴露在离子捕获位置处的结构的离子阱芯片。

技术实现要素：

技术课题

为了解决上述问题，本发明的实施例的主要目的在于，设计一种离子阱芯片构造物，并设计其工艺方法，该离子阱芯片构造物通过使离子阱芯片构造物所包括的绝缘层不暴露在离子捕获位置处，从而可提高在捕获离子之类的带电粒子时的性能。

此外，本发明的目的在于，利用导电膜对绝缘层侧壁进行钝化处理(passivation)，从而不使绝缘层暴露在离子捕获位置处。

解决课题的手段

为了实现上述目的，本发明的一实施例提供一种离子阱装置，其特征在于，该离子阱装置包括一个以上的中央dc电极，所述一个以上的中央dc电极在半导体基板上包括dc连接垫以及与所述dc连接垫连接的dc轨；rf电极，所述rf电极包括与所述dc轨相邻的一个以上的rf轨以及与所述一个以上的rf轨连接的rf垫；一个以上的侧方电极，所述一个以上的侧方电极包括以所述rf电极为基准位于所述dc电极的相反侧的一个以上的侧方电极垫；以及绝缘层，所述绝缘层在所述半导体基板的上部支撑各个电极中的至少一个电极；所述绝缘层包括第一绝缘层和位于所述第一绝缘层的上部的第二绝缘层，所述第二绝缘层具有在宽度方向上比所述第一绝缘层突出的突出部(overhang)。

可以为，所述中央dc电极包括第一中央dc电极和第二中央dc电极，作为所述第一中央dc电极的dc轨的第一dc轨和作为所述第二中央dc电极的dc轨的第二dc轨彼此分开，并在所述第一dc轨和所述第二dc轨之间形成有阱区域，所述半导体基板的与所述阱区域对应的部分具有被贯穿的形态。

可以为，支撑与所述阱区域相邻的电极的第二绝缘层具有所述突出部，所述突出部朝向所述阱区域的方向突出。

可以为，所述一个以上的侧方电极分别沿着所述rf电极的长度方向以规定的间隔来排列，所述第一绝缘体和所述第二绝缘体中的至少一个的侧壁形成有导电膜。

为了实现上述的目的，本发明的一实施例提供一种离子阱装置的制造方法，其特征在于，该方法包括：在半导体基板上形成用于中央dc电极的导电膜的步骤；利用第一掩模，在所述半导体基板上形成第一绝缘层图案的步骤；利用第二掩模，在所述第一绝缘层的上部形成第二绝缘层图案的步骤；以及在所述第二绝缘层图案的上部形成导电膜，来形成rf电极和侧方电极中的至少一个的电极图案的步骤，所述第二掩模具有的图案形成为，具有使所述第二绝缘层图案从所述第一绝缘层图案向所述离子阱装置的宽度方向突出的突出部(overhang)。

在形成所述第一绝缘层图案的步骤之后，还包括如下步骤：在所述绝缘层图案间的空间填充牺牲层(sacrificiallayer)之后，通过研磨工艺，使所述半导体基板的上表面平坦，在形成所述第二绝缘层图案的步骤之后，还包括如下步骤：选择性地去除所述牺牲层物质，在形成所述第二绝缘层图案的步骤之后，还包括如下步骤：在所述第一绝缘层的侧壁和所述第二绝缘层的侧壁中的至少一个形成导电膜。

发明效果

如上所述，根据本发明的实施例，为了提高在捕获离子之类的带电粒子时的性能和安全性，设计电极的形状，以改善电极的电特性，由此产生提高带电粒子的捕获性能和安全性的效果。

附图说明

图1是用于说明三维阱的原理的图。

图2的(a)是用于说明二维阱的原理的图，图2的(b)是示出所发生的电磁场的方向及与其对应的有质动力势的图。

图3是示出本发明的一实施例涉及的离子阱装置10的俯视图。

图4是在x方向上观察的在图3中沿着y-y'线截取的截面的形状的图。

图5是示出本发明的一实施例涉及的离子阱芯片制造方法的流程图。

图6是示出在执行接地导电膜300的成及构图步骤后的离子阱芯片的截面结构的图。

图7是示出在执行第一绝缘层311的形成及构图步骤后的离子阱芯片的截面结构的图。

图8是示出在执行第一绝缘层侧壁导电膜314的形成及构图步骤后的离子阱芯片的截面结构的图。

图9是示出在执行用于贯穿半导体基板101的接地导电膜300的构图步骤后的离子阱芯片的截面结构的图。

图10是示出在执行牺牲层318的形成和半导体基板上表面的平坦化步骤后的离子阱芯片的截面结构的图。

图11是示出在执行第二绝缘层312的形成及构图步骤后的离子阱芯片的截面结构的图。

图12是示出在执行第二绝缘层侧壁导电膜315和电极导电膜330的形成及构图步骤后的离子阱芯片的截面结构的图。

图13是示出在执行牺牲层318的去除步骤后的离子阱芯片的截面结构的图。

具体实施方式

以下参照附图对本实施例进行详细说明。

图3是示出本发明的一实施例涉及的离子阱装置10的俯视图。

如图3所示，本发明的一实施例涉及的离子阱装置10包括半导体基板101、在半导体基板101上形成的一个以上的中央dc电极100、rf电极130及一个以上的侧方dc电极141、142。

本实施例中，一个以上的中央dc电极100包括第一中央dc电极110和第二中央dc电极120。

第一中央dc电极110包括在半导体基板101上形成的第一dc连接垫111及与第一dc连接垫111连接的第一dc轨112。

第二中央dc电极120包括在半导体基板101上形成的第二dc连接垫121及与第二dc连接垫121连接的第二dc轨122。

第一dc轨112和第二dc轨122分别为细长地延伸的形状，第一dc轨112和第二dc轨122之间分开规定的距离，在分开而形成的空间部分具有离子阱区域150。另外，离子阱区域150中捕获的带电粒子(chargedparticle)中可包括离子，本发明不限于此，可应用于所有的带电粒子。

本实施例中，中央dc电极110、120形成于与rf电极130和侧方dc电极130、131不同的导电膜，但是，本发明不限于此，中央dc电极110、120可形成于与rf电极130和侧方dc电极141、142相同的导电膜。

rf电极130位于半导体基板101上且包括一个以上的rf轨及rf垫133。例如，rf轨包括第一rf轨131和第二rf轨132，第一rf轨131和第二rf轨132分别与rf垫133连接。

第一rf轨131和第二rf轨132分别具有细长地延伸的形状，相比于第一dc轨112和第二dc轨122，具有更宽的宽度。

一个以上的侧方dc电极141、142包括以第一rf轨131为基准形成于阱区域150的相反侧的多个第一侧方电极141和以第二rf轨132为基准形成于阱区域150的相反侧的多个第二侧方电极142。即，第一rf轨131排列于阱区域150和多个第一侧方电极141之间，第二rf轨132排列于阱区域150和多个第二侧方电极142之间。

在此，侧方电极141、142分别沿着rf电极130的长度方向以预先设定的规定的间隔进行排列。例如，多个第一侧方电极141和多个第二侧方电极142分别沿着第一dc轨112和第二dc轨122的长度方向以规定的间隔进行排列。

图4是在x方向上观察的在图3中沿着y-y'线截取的截面的形状的图。

如图4所示，本发明的一实施例涉及的离子阱装置10包括硅半导体基板101、用于防止rf电压损耗的接地导电膜300、中央dc电极110、120、构成rf电极130和侧方dc电极141、142的电极导电膜330以及用于防止两个导电膜间发生击穿的绝缘层310。

接地导电膜300由第一接地导电膜301、第二接地导电膜302及接地导电膜间绝缘层303构成，接地导电膜间绝缘层303使中央dc电极120、121与第二接地导电膜302上的其他区域电分离。

除了中央dc电极120、121之外，第二接地导电膜302和第一接地导电膜301与gnd连接，能够起到防止通过硅基板100产生的rf电压损耗的作用。第一接地导电膜焊垫304用于将第一接地导电膜301连接于gnd，图4虽未图示，但具有用于将中央dc电极110、120和第二接地导电膜302连接于gnd的焊垫。

如图4所示，绝缘层310可使接地导电膜300和电极导电膜330电分离。

绝缘层310可区分为第一绝缘层311和第二绝缘层312，第一绝缘层311和第二绝缘层312的形成及构图步骤分开进行。

第一绝缘层311的图案尺寸被设计为与第二绝缘层312的图案尺寸相比大规定长度，从而形成第二绝缘层312比第一绝缘层311突出的绝缘层突出部结构313。而且，第一绝缘层311和第二绝缘层312的侧壁形成有用于防止露出绝缘层的导电膜314、315，第一绝缘层侧壁导电膜314电连接于第二接地导电膜302，第二绝缘层侧壁导电膜315电连接于电极导电膜330。

绝缘层突出部结构313的突出长度被设计为等于被施加rf电压的第二绝缘层侧壁导电膜315和连接有rf接地的第一绝缘层侧壁导电膜314之间的距离，等于能够防止由于高电压所造成的击穿的长度。由于这样的第二绝缘层312的突出部结构313，不仅可减少第一绝缘层311的侧壁中对捕获至阱区域中的离子所暴露的绝缘层侧壁的面积，而且能够使因第一绝缘层侧壁导电膜314和第二绝缘层侧壁导电膜315而导致第一绝缘层311的侧壁和第二绝缘层312的侧壁的绝缘体带电荷的可能性最小化。

如图4所示，电极导电膜330通过构图工艺，形成rf电极130和侧方dc电极141、142。图4虽未图示，但还具有用于对rf电极130施加rf电压的焊垫和用于对多个侧方dc电极141、142施加dc电压的焊垫。

如图3和图4所示，在离子阱装置10中，第一中央dc电极110和第二中央dc电极120连接于dc，对rf电极130施加高电压的rf电源，接地导电膜300连接于gnd，如果对欲捕获离子的位置周围的多个第一侧方电极141和多个第二侧方电极142施加规定的电压，则可捕获离子。

此外，离子阱区域150下方的半导体基板101沿着垂直方向贯穿而形成中性原子注入口510，在离子化步骤之前能够更加容易地注入中性原子。

图5是示出本发明的一实施例涉及的离子阱芯片制造方法的流程图。

如图5所示，本发明的一实施例涉及的离子阱芯片制造方法包括：准备半导体基板的步骤(s510)；接地导电膜的形成及构图步骤(s520)；第一绝缘层的形成及构图步骤(s530)；第一绝缘层侧壁导电膜的形成及构图步骤(s540)，用于贯穿半导体基板的第一绝缘层侧壁导电膜314及接地导电膜300的构图步骤(s550)；牺牲层的形成及半导体基板上表面的平坦化步骤(s560)；第二绝缘层的形成及构图步骤(s570)；第二绝缘层侧壁导电膜和电极导电膜的形成及构图步骤(s580)；牺牲层的去除步骤(s590)；以及上表面的硅蚀刻步骤(s592)。

图6是示出在准备半导体基板(s510)后执行接地导电膜300的形成及构图步骤(s520)后的离子阱芯片的截面结构的图，图7是示出在执行第一绝缘层311的形成及构图步骤(s530)后的离子阱芯片的截面结构的图，图8是示出在执行第一绝缘层侧壁导电膜314的形成及构图的步骤(s540)后的离子阱芯片的截面结构的图，图9是示出在执行用于贯穿半导体基板101的第一绝缘层侧壁导电膜314及接地导电膜300的构图步骤(s550)后的离子阱芯片的截面结构的图，图10是示出在执行牺牲层318的形成及半导体基板上表面的平坦化步骤(s560)后的离子阱芯片的截面结构的图，图11是示出在执行第二绝缘层312的形成及构图步骤(s570)后的离子阱芯片的截面结构的图，图12是示出在执行第二绝缘层侧壁导电膜315和电极导电膜330的形成及构图步骤(s580)后的离子阱芯片的截面结构的图，图13是示出在执行牺牲层318的去除步骤(s590)后的离子阱芯片的截面结构的图，图14是示出在执行上表面的硅蚀刻步骤(s592)后的离子阱装置10的截面结构的图。

如图6所示，在接地导电膜300的形成及构图步骤(s520)中，接地导电膜300由第一接地导电膜301、第二接地导电膜302及接地导电膜间绝缘层303形成。形成导电膜的物质可使用如铝、金等可在超高真空环境下使用的金属物质，但是不限于此。另外，导电膜可使用喷涂(sputtering)或者蒸镀(evaporation)等方法进行沉积。形成接地导电膜间绝缘层303的物质可使用通过等离子增强化学气相沉积(pecvd：plasmaenhancedchemicalvapordeposition)方法沉积的正硅酸乙酯(teos：tetraethylorthosilicate)，但不限于此。在第二接地导电膜302的构图步骤中，对中央dc电极110、120间的分界中的填埋在第一绝缘层311下的区域305进行构图，来去除对应的第二接地导电膜302。在此，去除中央dc电极110、120间的分界中的填埋在第一绝缘层311下的区域305的方法可使用等离子干式蚀刻(dryetching)，但是本发明不限于此。

如图7所示，在第一绝缘层311的沉积及构图步骤(s530)中，半导体基板101的两面上形成第一绝缘层311、319，将第一绝缘层311构图为去除可支撑rf电极130及多个侧方dc电极141、142的区域316之外的部分。在此，形成第一绝缘层311的物质可使用基于等离子化学气相沉积方法沉积的正硅酸乙酯(teos)或者二氧化硅(sio2)，但不限于此。

如图8所示，在第一绝缘层侧壁导电膜314的形成及构图步骤(s540)中，在上表面形成第一绝缘层侧壁导电膜314，并对中央dc电极110、120间的分界进行构图，来去除该区域的第二接地导电膜302和第一绝缘层侧壁导电膜314。在此，形成第一绝缘层侧壁导电膜314的物质可使用通过喷涂(sputtering)或者蒸镀等方法进行沉积的如铝、金等可在超高真空环境下使用的金属物质，但是该物质或者形成方法不限于此。

在去除所述第二接地导电膜302和第一绝缘层侧壁导电膜314之前，利用pecvd方法，对teos层317进行沉积，并在其上涂敷感光剂。利用光刻(photolithography)工艺，以感光剂对欲去除第二接地导电膜302和第一绝缘层侧壁导电膜314的区域进行构图，并将剩余的感光剂作为掩模，利用等离子干式蚀刻工艺对teos层317进行蚀刻。在teos层317的蚀刻之后，去除感光剂，将teos层317用作掩模，去除该区域的第二接地导电膜302和第一绝缘层侧壁导电膜314。

在此，形成第一绝缘层侧壁导电膜314的理由在于，防止第一绝缘层311捕获离子，从而提高在捕获离子时的性能及安全性。

如图9所示，在用于贯穿半导体基板101的第一绝缘层侧壁导电膜314及接地导电膜300的构图步骤(s550)中，对用于贯穿半导体基板101的要进行蚀刻的区域511进行构图，来去除该部分的第一绝缘层侧壁导电膜314及接地导电膜300。去除teos掩模层317、第一绝缘层侧壁导电膜314及接地导电膜300的方法可使用等离子干式蚀刻法，但不限于此。

如图10所示，在牺牲层318的形成及半导体基板101上表面的平坦化步骤(s560)中，形成用于支撑后述的图11所示的绝缘层突出部结构313的牺牲层，通过化学机械研磨(cmp)工艺，使半导体基板101上表面平坦，并在第一绝缘层311的图案间填充牺牲层。形成牺牲层318的物质可以是如铜、钨、镍等金属，但不限于此。只是，应选择在通过湿式蚀刻(wetetching)工艺去除牺牲层318的步骤中不损伤构成离子阱装置10的其它物质的物质。而且，形成牺牲层时可使用金属镀覆工艺，但是本发明不限于此。

如图11所示，在第二绝缘层312的沉积和构图步骤(s570)中，在半导体基板101上表面形成第二绝缘层312，对可形成绝缘层突出部结构313的区域进行构图，从而去除该区域的第二绝缘层312。在此，形成第二绝缘层312的物质可使用基于等离子化学气相沉积方法沉积的正硅酸乙酯(teos)或者二氧化硅(sio2)，但不限于此。而且，对用于贯穿半导体基板101的要进行后表面蚀刻的区域512进行构图，来去除对应的后表面绝缘层319。去除后表面绝缘层319的方法可使用等离子干式蚀刻法，但是不限于此。

在第二绝缘层312的构图步骤中，进行构图为，使放置于第二绝缘层312上部的各电极130、141、142的图案宽度与下部的第一绝缘层311图案的宽度相比宽出一定尺寸，并且使第二绝缘层312的图案宽度与对应的下部的第一绝缘层311图案的宽度之差等于第二绝缘层312的突出长度。而且，牺牲层318的构造物支撑第二绝缘层312，可稳定地进行第二绝缘层312的构图，由此，可形成具有均匀且准确长度的绝缘层突出部结构313。通过所述绝缘层突出部结构313，可减少对所捕获的离子所曝露的绝缘层侧壁的面积。

在此，图案的宽度是指以与第一rf轨131和第二rf轨132的长度方向垂直的方向为基准的长度(即，宽度)。例如，在用于形成第二绝缘层312的图案的掩模中的第二绝缘层312的图案宽度大于用于形成第一绝缘层311的图案的掩模中的第一绝缘层311的图案宽度。

尤其在电极131、132、141、142中，仅在与离子阱区域150相邻的第一rf轨131和第二rf轨132的情况下，才能沿着宽度方向具有突出部(overhang)。而且，即使在该情况下，也可具有仅在朝向离子阱区域150的方向上形成的突出部结构313。

如图12所示，在第二绝缘层侧壁导电膜315和电极导电膜330的形成及构图步骤s580中，在半导体基板101上表面形成电极导电膜330，对rf电极130及侧方dc电极141、142间的分界进行构图，来去除对应的电极导电膜330。在此，形成电极导电膜330的物质可使用通过喷涂(sputtering)或者蒸镀等方法进行沉积的如铝、金等可在超高真空环境下使用的金属物质，但是该物质或者形成方法不限于此。在电极导电膜330的沉积步骤中，也在第二绝缘层312侧壁沉积金属物质，来形成第二绝缘层侧壁导电膜315。而且，当去除该电极导电膜330时，类似于第一绝缘层侧壁导电膜314的形成及构图步骤(s540)，除了感光剂之外，进行teos掩模层320的形成及构图来用作用于去除对应的电极导电膜330的掩模。

此外，利用高纵横比反应性离子蚀刻(drie：deepreactiveionetching)工艺，对用于贯穿半导体基板101的后表面蚀刻区域512进行蚀刻，可得到减少全面贯穿工艺所需的时间的效果。

如图13所示，在牺牲层318的去除步骤(s590)中，使用不损伤构成离子阱装置10的其它物质的强酸或者强碱性液态化学药品，选择性地去除牺牲层318的物质。而且，可通过湿式蚀刻，去除图8图示的第一绝缘层侧壁导电膜314的构图步骤中使用的teos掩模层320或者图12所示的电极导电膜330的构图步骤中使用的teos掩模层320。

如图14所示，在所有的湿式蚀刻工艺结束之后，在上表面的硅蚀刻步骤(s592)中，在半导体基板101的上表面蚀刻阱区域150，来去除半导体基板101的与阱区域150对应的区域。在半导体基板101上表面进行高纵横比反应性离子蚀刻工艺，来形成中性原子注入口510。

如上所述，本发明为了提高在捕获离子之类的带电粒子时的性能及安全性，设计电极的形状，以改善电极的电特性，由此产生提高带电粒子的捕获性能和安全性的效果，因此本发明是有益的发明。

以上的说明仅是为了举例说明本发明的技术思想，只要是本发明所属的技术领域的技术人员，在不超过本发明的本质特征的范围内，可进行各种修改和变形。因此，本发明所公开的实施例不是为了限定本发明的技术思想，而是为了对其进行说明，本发明的技术思想的范围不限于上述实施例。对本发明的保护范围的解释要依据所附权利要求书，应当解释为与其等同范围内的所有技术思想均属于本发明的权利范围内。

附图标记说明

10：离子阱装置；101：半导体基板；100：中央dc电极；110：第一中央dc电极；111：第一dc连接垫；112：第一dc轨；120：第二中央dc电极；121：第二dc连接垫；122：第二dc轨；130：rf电极；131：第一rf轨；132：第二rf轨；133：rf垫；141、142：侧方dc电极；150：离子阱区域；300：接地导电膜；301：第一接地导电膜；302：第二接地导电膜；303：接地导电膜间绝缘层；304：导电膜焊垫；305：中央dc电极间的分界中的填埋在第一绝缘层下的区域；310：绝缘层；311、319：第一绝缘层；312：第二绝缘层；313：绝缘层突出部结构；314：第一绝缘层侧壁导电膜；315：第二绝缘层侧壁导电膜；317、320：teos层；318：牺牲层；330：电极导电膜；510：中性原子注入口；512：用于贯穿半导体基板的后表面蚀刻区域。

交叉参考相关申请

依据美国专利法119(a)条(35u.s.c.119(a))，本专利申请对2014年10月31日向韩国专利局提交的专利申请第10-2014-0150078号要求优先权，其所有内容作为参考文献并入本专利申请中。同时，基于相同理由，本专利申请在美国以外的其他国家要求优先权时，其所有内容作为参考文献并入本专利申请中。