技术总结
一种提升高性能集成电路产出的速度分级优化结构及方法，该结构内嵌在集成电路中，其特征在于：集成电路芯片包含N条关键路径，关键路径A、关键路径B、……及关键路径N，它们共同构成一个关键路径集合{A,B...N}，这N条路径的时延决定了集成电路的速度等级。所采用的方法为：1、选择关键路径；2、集成电路速度分级优化结构的插入；3、在频率分界Fi下对集成电路芯片进行测试；4、获得原始的速度分级结果；5、进行速度分级优化；6、在频率分界Fi下重新进行测试；7、重新划分被测集成电路芯片的速度等级；8、决定速度等级并计算速度分级优化率；9、标定集成电路芯片的速度等级以及工作频率。
技术研发人员：王晓晓;张东嵘;苏东林;谢树果
受保护的技术使用者：北京航空航天大学
文档号码：201610675912
技术研发日：2016.08.16
技术公布日：2017.01.11