一种面积优化的非接触卡模拟前端电路的制作方法

本发明涉及集成电路无源电容器件技术领域， 尤其涉及面积优化的非接触卡模拟前端电路。

背景技术：

随着集成电路卡（Integrated Circuit，简称IC）的发展，非接触卡片由于其使用上的便利性得到了越来越多的应用。在互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，英文简称CMOS）芯片的设计制造中，随着工艺尺寸的降低，芯片的集成度越来越高，功耗越来越低，性能越来越好，但随之而来的成本也越来越高。其中芯片面积是影响成本的最重要因素之一。尤其对于非接触卡片而言，为了保证卡片的工作距离、工作速度等性能，通等常需要比接触卡片更大芯片面积，其中无源电容器件是面积的主要开销之一。

根据ISO/IEC 14443 TypeA协议，非接触卡片在106Kb/s 通信中Pause期间存在很长的能量间隙，此刻卡片的工作所需的能量只能由自身的储能电容来提供。对于传统的卡片电源架构，系统需要很大的高压电容才能维持正常的工作。但是大的电容也就意味着大的芯片面积开销，即芯片成本的上升。特别是在55nm CMOS工艺中，高压电容密度的降低，往往需要更大芯片面积，所以需要在电路架构以及电容的使用上做出一定的改变才能减小系统对电容的依赖。

如图1所示，为现有的非接触卡片模拟前端电源电路结构图。该模拟前端电源电路主要由整流限幅电路、储能电容、低压差线性稳压器构成。整流限幅电路将天线从卡机天线感应到的13.56MHz的交流信号转换为直流电压Vrf，通常Vrf=5V。高压储能电容完成滤波和储能能量的作用。低压差稳压电路完成Vrf到核心电源Vdd的电压转换，Vdd=1.65V。

根据ISO/IEC 14443 协议，Type A通信期间存在能量间隙（Energy Gap），卡片天线端感应到的能量，如图2所示，为现有的非接触卡片天线端感应能量图。在能量间隙阶段，卡机暂停向卡片提供能量，但卡片不能掉电，所以只能靠电容存储的能量来维持工作，芯片正常工作的条件是Vdd大于1.65V。为了满足这一条件，低压差稳压电路的输入电压Vrf需要大于1.9V。

在130nm CMOS工艺中，5V电容的电容密度可以达到5fF/um2。通信期间芯片的典型功耗是600uA，能量空隙的时间范围为2.5uS到4uS。为了保证设计裕量，即△t =5uS，Vrf>2.1V，计算可得储能电容容值必须大于1034pF，对应的芯片面积是0.21mm2。但是在55nm CMOS工艺中，由于制造上限制，5V电容的电容密度只有2fF/mm2，所以储能电容需要的面积增加到了0.52mm2，这对于昂贵的55nm CMOS工艺而言非常不利于芯片成本的控制。

技术实现要素：

针对上述现有技术中存在的不足，本发明的目的是利用了55nm CMOS工艺中3.6V 高密度MOS电容器件，设计了低功耗的充放电控制电路，通过调整功率器件的工作状态，在卡片有能量阶段给高密度低压储能电容充电，保护了电容器件的安全，并能够在能量空隙阶段让储能电容放电，维持了核心电路的正常工作。

为了达到上述技术目的，本发明所采用的技术方案是：

一种非接触卡模拟前端电源电路，所述模拟前端电源电路包含整流限幅电路、充放电控制电路、3.6V储能电容和低压差稳压电路，其中，整流限幅电路将卡片天线从卡机天线感应到的13.56MHz的交流信号转换为直流电压Vrf，充放电控制电路根据直流电压Vrf的电压值大小完成对3.6V储能电容的充放电控制，低压差稳压电路将直流电压Vrf转换为稳定的核心电压VDD；充放电控制电路根据检测直流电压Vrf的变化，控制3.6V储能电容的供电选择，当直流电压Vrf大于3.6V，给3.6V储能电容充电，且输出电压不会大于3.5V；当直流电压Vrf小于3.6V，控制3.6V储能电容给核心电路VDD供电。

优选地，所述充放电控制电路包含低功耗控制电路，采样电阻和功率管。

优选地，所述低功耗控制电路包括非对称差分放大器、采样电阻和功率管。

本发明由于对非接触卡片的芯片架构做出一定的优化，尤其是充放电控制电路的重新设计，所获得的有益效果是，大大减小了对高压无源电容器件的需求，有效地降低芯片面积，从而降低了整个芯片的制造成本。

下面结合附图和具体实施方式对本发明做进一步说明。

附图说明

图1是现有的非接触卡片模拟前端电源电路结构图。

图2是现有的非接触卡片天线端感应能量图。

图3是本发明的非接触卡模拟前端电源电路结构图。

图4是本发明具体实施的充放电控制电路结构图。

图5是本发明的放电阶段放电等效原理图。

图6是本发明具体实施的非接触卡片通信期间输出电压变化图。

图7是本发明具体实施的低功耗控制电路结构图。

具体实施方式

如图3所示，为本发明的非接触卡模拟前端电源电路结构图。该模拟前端电源电路包含了整流限幅电路、充放电控制电路、3.6V储能电容、低压差稳压电路。本发明中的充放电控制电路利用检测Vrf电压的变化，当Vrf大于3.6V，给3.6V储能电容充电，且输出电压不会大于3.5V；当Vrf小于3.6V，控制3.6V储能电容给核心电路VDD供电。

如图4所示，本发明具体实施的充放电控制电路结构图。该充放电控制电路包含了低功耗控制电路，功率管MP1，采样电阻R1和R2；其中C1为3.6V储能电容。

当卡机有能量时Vrf>3.6V，低功耗控制电路调整PMOS管MP1工作在饱和状态， 对C1进行充电，同时结合R1和R2对Vrf_M的采样电压控制输出电压为3.6V，不会对C1器件造成损坏。

当卡片处于能量间隙时，Vrf逐步下降到3.6V，低功耗控制电路调整MP1工作在线性区，功能等效于一个低阻值的电阻，这样C1就可以充分释放存储的电荷以维持后续电路正常工作。低功耗控制电路的功耗小于1uA，R1和R2的阻值大于2M欧姆，所以整个控制电路的功耗小于3uA，不会对卡片整体功耗正常太大的影响。

如图5所示，为本发明的放电阶段放电等效原理图。其中，Req为MP1在放电时的等效电阻，阻值小于10欧姆；R1和R2为采样电阻，C1为储能电容。R1、R2远大于Req，可忽略不计。储能电容C1的放电电流有负载电流为600uA，由负载决定。Vrf会随着放电时间的增长逐渐减小，但在卡机再次释放能量前必须维持Vrf>2.1V。

在不增加额外器件成本情况下，55nm CMOS工艺中3.6V 高密度MOS电容器件的电容密度可以达到7.5fF/mm2。按照本发明中的设计，储能电容面积从0.52mm2减小到了0.26mm2。

本发明在55nm CMOS工艺中实现了图3所示卡片射频前端模拟电路，存储电容面积为0.2mm2，得到卡片通信期间的Vrf的电压变化。

如图6所示，为本发明具体实施的非接触卡片通信期间输出电压变化图。在能量间隙阶段，Vrf先迅速下降到3.6V，后由于储能电容的存在缓慢地下降到2.1V，有效确保了后续电路的正常工作。

如图7所示，为本发明具体实施的低功耗控制电路结构图。本发明中充放电控制电路具体实施的低功耗控制电路，采用非对称差分放大器结构，偏置电路为1uA；采样电阻R1=2Mohm，R2=2Mohm；Vref为参考0.8V电压；VB为偏置电压。

储能电容C1为3.6V MOS电容，容值为2nF，面积为约为0.26mm2。相比图1中的方案，电容面积减小了一半。

当Vrf>3.6V时，低功耗控制电路中的非对称差分放大器、采样电阻R1/R2以及功率管MP1构成了完整的反馈系统，低功耗通过控制MP1的栅端电压给C1迅速充电至3.6V。

当Vrf<3.6V时，反馈系统被破坏，MP1栅端被强制为0V，由于尺寸较大，MP1等效为一个小电阻，C1通过MP1放电给后续电路使用，从而完成了图4中充放电控制电路的功能。

本发明并不限于上文讨论的实施方式，以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围；以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。