1.一种神经元突触电路，其特征在于，包括充电电路，放电电路，以及分别与所述充电电路和所述放电电路连接的MOS电容；
所述充电电路和所述放电电路均由多个MOS器件构成，且接入突触前神经元产生的脉冲序列和突触后神经元产生的脉冲序列；
所述充电电路被构造为在突触前神经元产生的脉冲序列比突触后神经元产生的脉冲序列先到达时，通过对所述MOS电容进行充电输出使突触权值增加的模拟电压；
所述放电电路被构造为在突触前神经元产生的脉冲序列比突触后神经元产生的脉冲序列后到达时，通过对所述MOS电容进行放电输出使突触权值减小的模拟电压。
2.如权利要求1所述的神经元突触电路，其特征在于，所述多个MOS器件均工作在亚阈值区域。
3.如权利要求1所述的神经元突触电路，其特征在于，所述MOS电容是由NMOS器件漏极与源极短接而形成。
4.如权利要求1所述的神经元突触电路，其特征在于，所述充电电路包括至少一对由两个MOS器件构成的电流镜，用于控制为所述MOS电容充电的电流大小；和/或，所述放电电路包括至少一对由两个MOS器件构成的电流镜，用于控制为所述MOS电容放电的电流大小。
5.如权利要求1至4任一项所述的神经元突触电路，其特征在于，所述充电电路包括：第一MOS器件M1、第二MOS器件M2、第三MOS器件M3、第四MOS器件M4和第五MOS器件M5；
所述放电电路包括：第六MOS器件M6、第七MOS器件M7、第八MOS器件M8、第九MOS器件M9和第十MOS器件M10；
其中第一MOS器件M1、第四MOS器件M4、第五MOS器件M5、第八MOS器件M8和第九MOS器件M9为PMOS器件；第二MOS器件M2、第三MOS器件M3、第六MOS器件M6、第七MOS器件M7和第十MOS器件M10为NMOS器件；
第一MOS器件M1源极接入输入电压VDD，并分别连接第四MOS器件M4源极和第八MOS器件M8源极；第一MOS器件M1漏极连接第二MOS器件M2漏极，并与第一MOS器件M1栅极短接；第一MOS器件M1栅极还连接第四MOS器件M4栅极；
第二MOS器件M2源极连接第三MOS器件M3漏极；第二MOS器件M2栅极接入突触前神经元产生的脉冲序列，并连接第六MOS器件M6栅极；
第三MOS器件M3栅极接入用于确定充电电路静态工作电流的第一电压Vd；第三MOS器件M3源极接地，并分别连接第七MOS器件M7源极和第十MOS器件M10源极；
第四MOS器件M4源极还连接第八MOS器件M8源极；第四MOS器件M4漏极连接第五MOS器件M5源极；
第五MOS器件M5栅极接入突触后神经元产生的脉冲序列，并连接第九MOS器件M9栅极；第五MOS器件M5漏极输出模拟电压Vw，并分别连接第六MOS器件M6漏极和形成MOS电容的NMOS器件栅极；
第六MOS器件M6源极连接第七MOS器件M7漏极；
第七MOS器件M7漏极与第七MOS器件M7栅极短接；第七MOS器件M7栅极还连接第十MOS器件M10栅极；第七MOS器件M7源极接地，并连接第十MOS器件M10源极；
第八MOS器件M8源极接入输入电压VDD；第八MOS器件M8栅极接入用于确定放电电路静态工作电流的第二电压Vp；第八MOS器件M8漏极连接第九MOS器件M9源极；
第九MOS器件M9漏极连接第十MOS器件M10漏极；
形成MOS电容的NMOS器件源极与漏极短接，并接地。
6.如权利要求5所述的神经元突触电路，其特征在于，第五MOS器件M5栅极和第九MOS器件M9栅极经一反相器IN1接入突触后神经元产生的脉冲序列。
7.一种神经元电路，其特征在于，包括：
突触前神经元，突触后神经元，权利要求1至6任一项所述的神经元突触电路，电压电流转换电路；
所述突触前神经元输出端与所述神经元突触电路第一输入端和所述电压电流转换电路第一输入端连接；所述突触后神经元输出端与所述神经元突触电路第二输入端连接；所述神经元突触电路输出端与所述电压电流转换电路第二输入端连接；所述电压电流转换电路输出端与所述突触后神经元输入端连接；
所述电压电流转换电路用于将所述神经元突触电路输出的模拟电压转换为相应的电流刺激注入到所述突触后神经元。