具有线活动检测器的UART的制作方法

相关申请案的交叉参考

本申请案要求2015年6月23日申请的第62/183,272号美国临时专利申请案的优先权，所述临时专利申请案为了所有目的特此以引用方式并入本文中。

本发明涉及串行接口，特定来说涉及具有线活动检测器的通用异步接收器/传输器(uart)接口。

背景技术：

uart是众所周知的且通常用在微控制器中以提供通信通道。uart接口将并行数据转译成串行传输形式。存在各种类型的协议且其用于uart通信，如通过各种通信标准(例如eia、rs-232、rs-422或rs-485)定义。其它协议(例如dmx协议)使用与rs-232接口相同的接口配置。

技术实现要素：

需要提供一种uart，其允许以简化方式根据某些协议的超时周期，而不依赖于专用计时器或软件。

根据各种实施例，揭示一种通用异步接收器/传输器(uart)模块。所述uart模块可包含边沿检测器，其与所述uart模块的数据线耦合，其中所述边沿检测器在上升边沿及下降边沿使计数器复位。

在一些实施例中，所述边沿检测器可包含第一边沿检测器电路，其与接收线耦合。在此类实施例中，外部接收线与缓冲器及数据恢复单元耦合，且其中所述第一边沿检测器与所述数据恢复单元的输出耦合。在其它此类实施例中，所述模块可进一步包含在每一上升边沿及下降边沿复位的第一计数器。

在一些实施例中，所述边沿检测器可包含与传输线耦合的第二边沿检测器电路。在此类实施例中，所述模块还可包含与缓冲器耦合的传输寄存器，所述缓冲器与外部引脚及第二边沿检测器耦合。在其它此类实施例中，所述模块可包含在所述传输线上的每一上升边沿及下降边沿复位的第二计数器。

根据各种实施例，揭示一种微控制器。所述微控制器可包含通用异步接收器/传输器(uart)模块，所述uart模块包括边沿检测器，所述边沿检测器与所述uart模块的数据线耦合，其中所述边沿检测器在上升边沿及下降边沿使计数器复位，其中所述微控制器不包含用于对与通信协议相关联的超时周期进行计时的专用计时器。

在一些实施例中，所述边沿检测器可包含与接收线耦合的第一边沿检测器电路。在此类实施例中，外部接收线与缓冲器及数据恢复单元耦合，且其中所述第一边沿检测器与所述数据恢复单元的输出耦合。在其它此类实施例中，所述模块可进一步包含在每一上升边沿及下降边沿复位的第一计数器。

在一些实施例中，所述边沿检测器可包含与传输线耦合的第二边沿检测器电路。在此类实施例中，所述模块还可包含与缓冲器耦合的传输寄存器，所述缓冲器与外部引脚及第二边沿检测器耦合。在其它此类实施例中，所述模块可包含在所述传输线上的每一上升边沿及下降边沿复位的第二计数器。

根据各种实施例，揭示一种通用异步接收器/传输器(uart)模块。所述模块可包含：第一边沿检测器电路，其与接收线耦合，其中所述第一边沿检测器在所述接收线的上升边沿及下降边沿使第一计数器复位；及第二边沿检测器电路，其与传输线耦合，其中所述第二边沿检测器在所述传输线的上升边沿及下降边沿使第二计数器复位。

在一些实施例中，所述接收线与缓冲器及数据恢复单元耦合，且其中所述第一边沿检测器与所述数据恢复单元的输出耦合。在替代实施例中，传输寄存器与缓冲器耦合，所述缓冲器与外部引脚及所述第二边沿检测器耦合。

在一些实施例中，所述第一计时器及所述第二计时器可操作以对与通信协议相关联的超时周期进行计时。在此类实施例中，所述通信协议可包含数字多路复用协议。在其它此类实施例中，所述超时周期可为一秒。

附图说明

图1说明如在已知微控制器中实施的已知通用异步接收器传输器的实例性已知传输器模块；

图2说明如在已知微控制器中实施的已知通用异步接收器传输器的实例性已知接收器模块；

图3说明根据本发明的某些实施例的用于监测线转变的实例性接收uart模块；及

图4说明根据本发明的某些实施例的用于监测线转变的实例性传输uart模块。

具体实施方式

由许多微控制器使用的某些已知uart可被实施以处置使用“超时”周期的各种通信协议。例如，数字多路复用(“dmx”)协议实施可长达一秒的超时周期。在一些实施例中，为努力减少实施超时周期中所涉及的软件额外开销，活动检测器监测数据线上的传输以设置内建计时器或使其复位，而非实施软件例程。

图1及2展示如在许多微控制器中实施的典型常规通用异步接收器/传输器。图1展示传输器模块，且图2展示相关联的接收器模块。uart模块是串行i/o通信外围设备。uart模块含有独立于装置程序执行而执行输入或输出串行数据传送所需的所有时钟产生器、移位寄存器及数据缓冲器。uart(也称为串行通信接口(sci))可被配置为全双工异步系统。全双工模式适用于与外围系统(例如crt终端及个人计算机)的通信。

在一些实施例中，uart模块可包含例如可用于本地互连网络(lin)总线系统中的以下额外特征：波特率的自动检测及校准；中止接收时唤醒；13位中止字符传输。在睡眠模式期间，可使到uart的所有时钟暂停。鉴于此，波特率产生器可为不活动的且无法执行正确的字符接收。自动唤醒特征可允许耦合的微控制器因接收/数据传输线上的活动而唤醒。此特征可仅在异步模式中可用。可通过设置uart的特定存储器部分来启用自动唤醒特征。例如，可通过设置baudcon寄存器的唤醒启用(“wue”)位来启用自动唤醒特征。一旦设置，便可停用rx/dt线上的正常接收序列，且增强通用同步异步接收器传输器(“eusart”)可保持闲置状态，从而独立于cpu模式来监测唤醒事件。唤醒事件可由(例如)rx/dt线上的高到低转变组成。(此与用于lin协议的同步中止或唤醒信号字符的开始一致)。eusart模块可产生与唤醒事件一致的接收中断标志(例如，rcif中断)。在正常cpu操作模式中，中断可与q时钟同步产生，而如果装置处于睡眠模式，那么异步产生中断。可通过读取uart的另一存储器部分(例如，rcreg寄存器)来清除中断条件。在中止结束时，可通过rx线上的低到高转变自动清除wue位。此发信号通知用户中止事件结束。在此时，eusart模块可处于闲置模式中、等待接收下一个字符。

uart可使用标准不归零(nrz)格式来传输及接收数据。nrz以两个电平实施：表示‘1’数据位的高电压输出(“voh”)标记状态；及表示‘0’数据位的低电压输出(“vol”)空白状态。nrz是指这一事实：连续传输的具有相同值的数据位保持在位的输出电平而不返回到每一位传输之间的中间电平。nrz传输端口闲置于标记状态中。每一字符传输由一个开始位、其后接着8个或9个数据位组成，且始终由一或多个停止位终止。开始位始终是空白，且停止位始终是标记。最常用的数据格式是8个位。每一传输位持续达1/(波特率)的周期。芯片上专用8位/16位波特率产生器用于从系统振荡器导出标准波特率频率。uart首先可传输及接收最低有效位。uart的传输器及接收器在功能上相互独立，但可共享相同数据格式及波特率。根据一些实施例，可不支持奇偶校验，但奇偶校验可以软件实施且被存储为第九数据位。异步模式通常用于rs-232系统中。图2中展示接收器框图。数据在rx/dt引脚上接收且驱动数据恢复块。数据恢复块实际上是以16倍波特率操作的高速移位器，而串行接收移位寄存器(rsr)以比特率操作。当字符的所有8个或9个位已移入时，其立即被传送到两字符先进先出(fifo)存储器。fifo缓冲允许在软件必须开始服务uart接收器之前接收两个完整字符及开始第三字符。根据一些实施例，不可通过软件直接存取fifo及rsr寄存器。对所接收的数据的存取可通过rcreg寄存器提供。

图3及4说明根据本发明的某些实施例的实例性uart模块300、400。在一些实施例中，uart模块300、400可尤其包含以下额外操作模式：全双工异步传输及接收；两字符输入缓冲；单字符输出缓冲；可编程8位或9位字符长度；9位模式的地址检测；输入缓冲溢位错误检测；所接收字符成帧错误检测；睡眠操作。

许多通信协议(例如dmx协议)具有超时需求。然而，超时可能长达一秒。根据各种实施例，为减少计数器位的数目，活动检测器监测线上的转变以设置内建计时器(而非专用计时器)或使其复位。

图3说明根据本发明的某些实施例的用于监测线转变的实例性接收uart模块300。在一些实施例中，uart300可包含边沿检测器306，其耦合到波特率产生器302及接收线304。边沿检测器306可操作以检测uart模块300的数据线的边沿。例如，如图3中说明，边沿检测器306可操作以检测rx线304上的边沿。边沿检测器306的输出可耦合到芯片上计时器，每当数据线(例如，rx线304)上发生活动时，所述芯片上计时器可被复位。在一些实施例中，边沿检测器306还可耦合到数据恢复单元308的输出。数据恢复单位308可操作以从rx线304接收传入数据流。在此类实施例中，uart300还可包含计数器，每当在所取样的数据流中存在下降边沿或上升边沿时，所述计数器被复位。

图4说明根据本发明的某些实施例的用于监测线转变的实例性传输uart模块400。在一些实施例中，uart模块400可包含边沿检测器408，其耦合到波特率产生器402及传输线404。边沿检测器408可操作以检测tx线404上的边沿。在一些实施例中，uart模块400还可包含传输寄存器406，其耦合到缓冲器，所述缓冲器与外部引脚及边沿检测器408耦合。在此类实施例中，uart模块400可包含在传输线上的每一上升边沿及下降边沿复位的第二计数器。

需要提供一种uart，其允许以简化方式根据某些协议的超时周期，而不依赖于专用计时器或软件。