一种增量式编码器计数装置的制作方法

本发明涉及电机的
技术领域：
，特别涉及一种增量式编码器计数装置。
背景技术：
：现有的增量式编码器计数装置对编码器输出的a、b两相信号进行计数，来获取转速和位置信息。对a、b相信号计数通常采用的方式是在其中一相信号的跳变沿(上升沿或下降沿)判断另一相信号的电平状态。如图1所示，在b的上升沿，a信号为高电平，则电机为正方向旋转，此时进行加1计数；如图2所示，在b的上升沿，a信号为低电平，则电机为反方向旋转，编码器进行减1计数。在低速换向时，编码器常伴有抖动现象，采用这种计数方法准确性不够高，存在误计数的情况。比如在n点附近换向，此时b信号由于换向过程中的左右抖动会产生多个上升沿，如图3所示，此时a信号仍为高电平，就会造成多次加1计数。技术实现要素：本发明的目的是：提供一种增量式编码器的计数装置，提高计数的准确性。本发明解决其技术问题的解决方案是：一种增量式编码器计数装置，包括：信号调理电路和计数器电路；所述信号调理电路用于输出电机的转向状态，所述转向状态跟a、b相信号从前一状态到现一状态的跳变沿和a、b相信号的现一状态有关；所述计数器电路，用于接收所述转向状态并进行计数。进一步，采用两级d触发器电路将跳变沿转化为脉冲信号，所述脉冲信号通过转化电路转化为描述所述转向状态的信号。进一步，所述转化电路为数据选择器，所述数据选择器的数据选择控制端用于接收现一状态的a、b相信号。进一步，所述数据选择器为双4选1数据选择器74ls153。根据权利要求1所述的一种增量式编码器计数装置，其特征在于：所述计数器电路采用4个四位二进制计数器74ls193级联。本发明的有益效果是：通过a、b相信号的跳变沿，再结合a、b相现一状态的情况得到电机的转向状态信号，并通过计数器电路完成计数。该技术方案通过同时检测a、b相信号的跳变沿，可避免因编码器抖动而使得计数准确性不高的情况。该技术装置可广泛应用于对计数精确度要求较高的场合。附图说明为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单说明。显然，所描述的附图只是本发明的一部分实施例，而不是全部实施例，本领域的技术人员在不付出创造性劳动的前提下，还可以根据这些附图获得其他设计方案和附图。图1是未改进前计数装置对正方向旋转的判定示意图；图2是未改进前计数装置对反方向旋转的判定示意图；图3是未改进前计数装置容易出现的抖动情况示意图；图4是信号调理电路的连接示意图；图5是脉冲信号的时序图；图6是计数器电路的连接示意图。具体实施方式以下将结合实施例和附图对本发明的构思、具体结构及产生的技术效果进行清楚、完整的描述，以充分地理解本发明的目的、特征和效果。显然，所描述的实施例只是本发明的一部分实施例，而不是全部实施例，基于本发明的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本发明保护的范围。另外，文中所提到的所有联接/连接关系，并非单指构件直接相接，而是指可根据具体实施情况，通过添加或减少联接辅件，来组成更优的联接结构。本发明创造中的各项技术特征，在不互相矛盾冲突的前提下可以交互组合。实施例1，参考图4，增量式编码器计数装置会根据电机的转向状态进行加1和减1计算，根据本领域常用计数手段，当电机的转向状态为正方向旋转时，计数装置加1，当电机的转向状态为反方向旋转时，计数装置减1，本实施例根据该常用计数手段设计。当然，计数装置加减1对应的转向也有不符合该标准的，这种情况也应属于本发明的保护范围内。本发明的原理：用a、b相信号现在电平状态和上个电平状态的不同组合情况进行加减计数。b相信号和a相信号的电平状态记为ba。描述如下：ba电平状态共有4种情况：00、01、10、11。根据编码器的码盘光栅结构，当ba现在处于00状态，它的前一状态只可能是01或者10。前一状态为01时，表明由01状态转移到了00状态，a相信号产生下降沿，判定电机的转向状态为反方向旋转，进行减1计数；前一状态为10时，表明由10状态转移到了00状态，b相信号产生下降沿，判定电机的转向状态为正方向旋转，进行加1计数。当ba现在处于01状态，它的前一状态为00或者11。前一状态为00时，表明由00状态转移到了01状态，a相信号产生上升沿，判定电机的转向状态为正方向旋转，进行加1计数。前一状态为11时，表明由11状态转移到了01状态，b相信号产生下降沿，判定电机的转向状态为反方向旋转，进行减1计数。当ba现在处于10状态，它的前一状态为11或者00。前一状态为11时，表明由11状态转移到了10状态，a相信号产生下降沿，判定电机的转向状态为正方向旋转，进行加1计数。前一状态为00时，表明由00状态转移到了10状态，b相信号产生上升沿，判定电机的转向状态为反方向旋转，进行减1计数。当ba现在处于11状态，它的前一状态为10或者01。前一状态为10时，表明由10状态转移到了11状态，a相信号产生上升沿，判定电机的转向状态为反方向旋转，进行减1计数。前一状态为01时，表明由01状态转移到了11状态，b相信号产生上升沿，判定电机的转向状态为正方向旋转，进行加1计数。电机的转向状态与a、b相信号从前一状态到现一状态的跳变沿和a、b相信号的现一状态满足如下表格1的逻辑关系：ba现一状态a、b相信号跳变沿情况转向状态00a↓反向00b↓正向01a↑正向01b↓反向10a↓正向10b↑反向11a↑反向11b↑正向表1其中，a↓表示：a相信号产生下降沿；a↑表示：a相信号产生上升沿；b↓表示：b相信号产生下降沿；b↑表示：b相信号产生上升沿。本发明的计数装置：如图4所示，输入信号clk为高频采样时钟，输入信号为a、b相信号。采用两级d触发器u1a和u1b、两级d触发器u1c和u1d与与门u2a、u2b、u2c、u2d来提取a、b的跳变沿并转化为脉冲信号。与门u2a的输出如为高电平，是信号a的上升沿，否则不是上升沿；与门u2b的输出如为高电平，是信号a的下降沿，否则不是下降沿；与门u2c的输出如为高电平，是信号b的上升沿，否则不是上升沿；与门u2d的输出如为高电平，是信号b的下降沿，否则不是下降沿。与门u2a~u2d输出的脉冲信号时序如图5所示。可见u2a、u2b、u2c、u2d输出一个时钟的高电平分别对应a的上升沿时刻、a的下降沿时刻、b的上升沿时刻、b的下降沿时刻。因使用了两级d触发器进行缓存，u2a~u2d输出的高电平与对应的a、b信号的跳变沿有两个时钟的延迟。用双4选1数据选择器74ls153将u2a~u2d输出的四路信号进行选择后输出到管脚1y、2y。管脚1y上的信号1y设计为表示正向旋转，2y上的信号2y设计为表示反向旋转。74ls153的输入管脚a、b是数据选择控制端。当数据选择控制端ba为00时，根据74ls153的真值表，输入引脚1c0与1y接通，2c0与2y接通。根据表1，应将表示反向旋转的a下降沿状态(与门u2b的输出)输出到2y，表示正向旋转的b下降沿状态输出到1y(与门u2d的输出)。故将u2b输出接连到74ls153的2c0，u2d输出连接到74ls153的1c0。当ba为01时，1c1和1y接通，2c1和2y接通。此时应将表示正向旋转的a的上升沿状态输出到1y(与门u2a的输出)，表示反向旋转的b的下降沿状态(与门u2d的输出)输出到2y。故将u2a输出与1c1连接，u2d输出与2c1连接。当ba为10时，1c2与1y接通，2c2与2y接通。此时应将表示正向旋转的a的下降沿状态(与门u2b的输出)输出到1y，表示反向旋转的b的上升沿状态(与门u2c的输出)输出到2y。故将u2b的输出与1c2连接，u2c的输出与2c2连接。当ba为11时，1c3与1y接通，2c3与2y接通。此时应将表示反向旋转的a的上升沿状态(与门u2a的输出)输出到2y，表示正向旋转的b的上升沿状态(与门u2c的输出)输出到1y。故将u2a的输出与2c3连接，u2c的输出与1c3连接。如图6所示，信号调理电路输出：表示电机正向状态的信号1y、表示电机反向状态的信号2y；将1y和2y连接到计数器电路的输入端。用4个四位二进制计数器74ls193级联，上级芯片的进位脉冲与下级芯片的加计数脉冲输入端相连，借位脉冲与减计数脉冲输入端相连，实现可逆递增递减计数。根据74ls193的计数时序，两路计数脉冲输入端up、dn其中一路在输入计数脉冲时，另一路必须为高电平，故用反相器u4a、u4b对信号1y、2y取反，使得up输入计数脉冲时dn为高电平，dn输入计数脉冲时up为高电平，从而保证了能够正确计数。最终输出的计数值cnt为16bit。当输入信号1y的上升沿时，cnt加1；当输入信号2y的上升沿时，cnt减1，实现了在0~65535之间进行递增递减计数。以上对本发明的较佳实施方式进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变型或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。当前第1页12