相关申请的交叉引用
本申请要求于2016年9月2日提交的申请号为10-2016-0113077的韩国专利申请的优先权，其整体通过引用而并入本文。
本发明的示例性实施例涉及一种用于将数据处理到存储器装置并且从存储器装置处理数据的存储器系统及其操作方法。
背景技术：
计算机环境范例已经转变至可随时随地使用的普适计算系统。由于该事实，诸如例如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经快速增长。这些便携式电子装置通常使用具有用于存储数据的一个或多个存储器装置的存储器系统。存储器系统可以用作便携式电子装置的主存储器装置或辅助存储器装置。
因为使用存储器装置的数据存储装置不具有移动部件，所以它们提供优良的稳定性、耐久性、高信息访问速度和低功耗。具有这种优点的存储器系统的示例包括通用串行总线(usb)存储器装置、具有各种接口的存储卡和固态驱动器(ssd)。
技术实现要素：
各个实施例涉及一种存储器系统及其操作方法，该存储器系统能够快速并稳定地处理提供给包括在其中的存储器装置的数据并且以最小的复杂度、减小的性能劣化来最大化存储器装置的使用效率。
在实施例中，一种存储器系统包括：存储器装置，其包括多个存储器管芯，每个存储器管芯适于响应于从操作地联接到存储器系统的主机接收的多个相应的命令来执行一个或多个相应的命令操作；控制器，其适于将读取状态(rs)命令发送(issue)到包括在存储器管芯中限定的第一存储器管芯组中的存储器管芯，将rs命令发送到包括在存储器管芯中限定的第二存储器管芯组中的存储器管芯，通过对rs命令的响应来检查命令操作是否在第一存储器管芯组和第二存储器管芯组的存储器管芯中被完成，以及根据第一存储器管芯组和第二存储器管芯组的存储器管芯的命令操作的完成来分别重新设置rs命令的发送时间段。
控制器可以在第一时间段和第二时间段将rs命令发送到第一存储器管芯组和第二存储器管芯组的存储器管芯，并且控制器可以根据命令的接收顺序优选地将rs命令发送到第一存储器管芯组的存储器管芯。
控制器可以对包括在第一存储器管芯组中的存储器管芯的具有高优先级的第一存储器管芯发送rs命令，并且控制器可以在检查第一存储器管芯的命令操作的完成之后，对包括在第一存储器管芯组中的存储器管芯的具有低优先级的第二存储器管芯发送rs命令。
控制器可以根据包括在第二存储器管芯组中的存储器管芯中的命令操作的操作时间和发送时间段来将rs命令发送到包括在第二存储器管芯组中的存储器管芯。
控制器可以在包括在第二存储器管芯组中的存储器管芯中，对具有第一操作时间的第一存储器管芯发送第一rs命令并且对具有第二操作时间的第二存储器管芯发送第二rs命令。
控制器可以比较第一rs命令的第一发送时间段与第二操作时间，并且可以比较第二rs命令的第二发送时间段与第一操作时间，并且控制器可以重新设置第一发送时间段和第二发送时间段，并且然后可以根据比较的结果发送第一rs命令和第二rs命令。
当第一发送时间段超过第二操作时间时，控制器可以发送第二rs命令，并且当第二发送时间段超过第一操作时间时，控制器可以发送第一rs命令。
每当预定数量的rs命令被发送到除了第三存储器管芯之外的存储器管芯时，控制器可以对包括在第二存储器管芯组中的存储器管芯的具有最大操作时间的第三存储器管芯发送rs命令。
在当前将发送的rs命令的当前发送时间段超过预定的最大发送时间段时或当包括到目前为止的当前将发送的rs命令的发送时间段的总发送时间段的累积时间长度超过预定的最大累积时间长度时，控制器可以在第三时间段和第四时间段发送rs命令。
可以根据存储器系统的参考时钟来确定第一时间段至第四时间段，第一时间段和第二时间段可以具有增加参考时钟的整数倍的量的时间段，并且第三时间段和第四时间段可以具有维持或减少参考时钟的整数倍的量的时间段。
控制器包括：调度器，其适于调度用于各个存储器管芯的rs命令；以及老化控制器，其适于控制向第三存储器管芯发送rs命令，并且调度器可以包括：寄存器，其适于存储命令的接收顺序、发送时间段和操作时间；以及调度单元，其适于根据命令的接收顺序、发送时间段和操作时间来调度rs命令。
在实施例中，一种存储器系统的操作方法，该存储器系统包括具有多个存储器管芯的存储器装置，该操作方法可以包括：从主机分别接收用于存储器管芯的多个命令；响应于命令，通过各个存储器管芯执行命令操作；将读取状态(rs)命令发送到包括在第一存储器管芯组中的存储器管芯；将rs命令发送到包括在第二存储器管芯组中的存储器管芯；通过对rs命令的响应来检查命令操作是否在存储器管芯中被完成；以及根据存储器管芯的命令操作的完成分别重新设置rs命令的发送时间段。
rs命令的发送可以包括：根据第一时间段和第二时间段的命令的接收顺序优选地将rs命令发送到包括在第一存储器管芯组中的存储器管芯；以及根据包括在第二存储器管芯组中的存储器管芯中的命令操作的操作时间以及在第一时间段和第二时间段的发送时间段来将rs命令发送到包括在第二存储器管芯组中的存储器管芯。
rs命令的发送可以包括：对包括在第一存储器管芯组中的存储器管芯的具有高优先级的第一存储器管芯发送rs命令；检查第一存储器管芯的命令操作是否被完成；以及在检查第一存储器管芯的命令操作的完成之后，对包括在第一存储器管芯组中的存储器管芯的具有低优先级的第二存储器管芯发送rs命令。
rs命令的发送可以包括：在包括在第二存储器管芯组中的存储器管芯中，对具有第一操作时间的第一存储器管芯发送第一rs命令并且对具有第二操作时间的第二存储器管芯发送第二rs命令。
rs命令的发送可以进一步包括：比较第一rs命令的第一发送时间段与第二操作时间，并且比较第二rs命令的第二发送时间段与第一操作时间；以及重新设置第一发送时间段和第二发送时间段，并且然后根据比较的结果发送第一rs命令和第二rs命令。
rs命令的发送可以进一步包括：当第一发送时间段超过第二操作时间时，发送第二rs命令；并且当第二发送时间段超过第一操作时间时，发送第一rs命令。
rs命令的发送可以进一步包括：每当预定数量的rs命令被发送到除了第三存储器管芯之外的存储器管芯时，对包括在第二存储器管芯组中的存储器管芯的具有最大操作时间的第三存储器管芯发送rs命令。
rs命令的发送可以进一步包括：在当前将发送的rs命令的当前发送时间段超过预定的最大发送时间段时或当包括到目前为止的当前将发送的rs命令的发送时间段的总发送时间段的累积时间长度超过预定的最大累积时间长度时，在第三时间段和第四时间段发送rs命令。
可以根据存储器系统的参考时钟来确定第一时间段至第四时间段，第一时间段和第二时间段可以具有增加参考时钟的整数倍的量的时间段，并且第三时间段和第四时间段可以具有维持或减少参考时钟的整数倍的量的时间段。
附图说明
根据参照附图的以下详细描述，本发明的这些和其它特征及优点对于本发明所属领域的技术人员将变得显而易见，其中：
图1是示出根据本发明的实施例的包括存储器系统的数据处理系统的框图。
图2是示出在图1的存储器系统中采用的存储器装置的示例性配置的示意图。
图3是示出图2的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图。
图4是示出图2的存储器装置的示例性三维结构的示意图。
图5是示出根据本发明的实施例的包括存储器系统的数据处理系统的框图。
图6是示出在图5的存储器系统中采用的存储器装置的示例性配置的示意图。
图7是示出图5的存储器系统中的控制器的操作的时序图。
图8是示出根据本发明的实施例的图5的存储器系统中的控制器的操作的流程图。
图9至图17是示出根据本发明的各个实施例的图1的数据处理系统的应用示例的示意图。
具体实施方式
以下参照附图更详细地描述本发明的各个实施例。然而，注意的是，本发明可以在不同的其它实施例、形式和变化中体现，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开是彻底且完整的，并且将向本发明所属领域的技术人员完全传达本发明。在整个公开中，相同的附图标记在整个本发明的各个附图和实施例中表示相同的部件。
将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文使用以描述各种元件，但是这些元件不受这些术语限制。使用这些术语来将一个元件与另一元件区分。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。
附图不一定按比例绘制，在一些情况下，为了清楚地示出实施例的特征，可能已经夸大了比例。
将进一步理解的是，当一个元件被称为“连接至”或“联接至”另一元件时，它可以直接在其它元件上、连接至或联接至其它元件，或可以存在一个或多个中间元件。另外，也将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元件或也可存在一个或多个中间元件。
本文使用的术语的目的仅是描述特定实施例而不旨在限制本发明。如本文使用的，单数形式也旨在包括复数形式，除非上下文另有清楚地说明。将进一步理解的是，当在该说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，它们指定存在阐述的元件而不排除存在或者增加一个或多个其它元件。如本文使用的，术语“和/或”包括一个或多个相关的所列项目的任何一个和所有组合。
除非另有限定，否则本文所使用的包括技术术语和科学术语的所有术语具有与本发明所属领域中普通技术人员通常理解的含义相同的含义。将进一步理解的是，诸如在常用词典中限定的那些术语的术语应被理解为具有与它们在本公开的上下文和相关领域中的含义一致的含义并且将不以理想化或过于正式的意义来解释，除非本文如此明确地限定。
在以下描述中，为了提供本发明的彻底理解，阐述了许多具体细节。本发明可在没有一些或全部这些具体细节的情况下被实践。在其它情况下，为了不使本发明不必要模糊，未详细地描述公知的进程结构和/或进程。
也注意的是，在一些情况下，对相关领域的技术人员显而易见的是，结合一个实施例描述的特征或元件可单独使用或与另一实施例的其它特征或元件结合使用，除非另有明确说明。
在下文中，将参照附图详细地描述本发明的各个实施例。
图1是示出根据本发明的实施例的包括存储器系统100的数据处理系统100的框图。
参照图1，数据处理系统100可以包括主机102和存储器系统110。
主机102可包括诸如移动电话、mp3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、tv和投影仪的非便携式电子装置。
主机102可以包括至少一个os(操作系统)，并且os可以管理和控制主机102的总体功能和操作，并且在主机102和使用数据处理系统100或存储器系统110的用户之间提供操作。os可以支持对应于用户的使用目的和使用的功能和操作。例如，根据主机102的移动性，os可以被划分为通用os和移动os。根据用户的环境，通用os可以被划分为个人os和企业os。例如，被配置为支持向一般用户提供服务的功能的个人os可以包括windows和chrome，并且被配置为保护和支持高性能的企业os可以包括windows服务器、linux和unix。此外，配置为支持向用户提供移动服务并且系统的省电功能的移动os可以包括安卓、ios和windows移动。此时，主机102可以包括多个os，并且执行os以对存储器系统110执行对应于用户的请求的操作。
存储器系统110可以响应于主机102的请求来操作以存储用于主机102的数据。存储器系统110的非限制性示例可以包括固态驱动器(ssd)、多媒体卡(mmc)、安全数字(sd)卡、通用存储总线(usb)装置、通用闪速存储(ufs)装置、标准闪存(cf)卡、智能媒体卡(smc)、个人计算机存储卡国际协会(pcmcia)卡和记忆棒。mmc可以包括嵌入式mmc(emmc)、尺寸减小的mmc(rs-mmc)和微型-mmc。sd卡可以包括迷你-sd卡和微型-sd卡
存储器系统110可以由各种类型的存储装置来体现。包括在存储器系统110的存储装置的非限制性示例可以包括诸如dram动态随机存取存储器(dram)和静态ram(sram)的易失性存储器装置或诸如只读存储器(rom)、掩膜rom(mrom)、可编程rom(prom)、可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、铁电ram(fram)、相变ram(pram)、磁阻ram(mram)、电阻式ram(rram)和闪速存储器的非易失性存储器装置。闪速存储器可以具有3维(3d)堆叠结构。
存储器系统110可以包括存储器装置150和控制器130。存储器装置150可以存储用于主机120的数据，并且控制器130可以控制数据存储到存储器装置150中。
控制器130和存储器装置150可以被集成到单个半导体装置中，其可以被包括在如上所例示的各种类型的存储器系统中。例如，控制器130和存储器装置150可以被集成为一个半导体器装置以构成ssd。当存储器系统110用作ssd时，连接到存储器系统110的主机102的操作速度可以被提高。例如，控制器130和存储器装置150可以被集成为一个半导体器装置以构成存储卡。例如，控制器130和存储器装置150可以构成诸如以下的存储卡：个人计算机存储卡国际协会(pcmcia)卡、cf卡、smc(智能媒体卡)、记忆棒、包括rs-mmc和微型mmc的mmc、包括迷你sd、微型sd和sdhc的sd卡、或ufs装置。
存储器系统110的非限制性应用示例可以包括计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航系统、黑匣子、数码相机、数字多媒体广播(dmb)播放器、3维(3d)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储装置、能够在无线环境下传输/接收信息的装置、配置家庭网络的各种电子装置中的其中一个、配置计算机网络的各种电子装置中的其中一个、配置远程信息处理的各种电子装置中的其中一个、射频识别(rfid)装置或配置计算系统的各种部件中的其中一个。
存储器装置150可以是非易失性存储器装置，并且即使不供给电源，也可以保留其中存储的数据。存储器装置150可以通过写入操作来存储从主机102提供的数据，并且通过读取操作将存储在其中的数据提供给主机102。存储器装置150可以包括多个存储器管芯(未示出)，每个存储器管芯包括多个平面(未示出)，每个平面包括多个存储块152至156，存储块152至156的每一个可以包括多个页面，并且页面的每一个可以包括联接到字线的多个存储器单元。在实施例中，存储器装置150可以利用闪速存储器来体现。闪速存储器可以具有3维(3d)堆叠结构。
控制器130可以响应于来自主机102的请求来控制存储器装置150。例如，控制器130可以将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。对于该操作，控制器130可以控制存储器装置150的读取操作、写入操作、编程操作和擦除操作。
控制器130可以包括全部经由内部总线操作地联接的主机接口(i/f)单元132、处理器134、错误校正码(ecc)单元138、电源管理单元(pmu)140、nand闪存控制器(nfc)142和存储器144。
主机接口单元132可以被配置为处理主机102的命令和数据，并且可以通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(usb)、多媒体卡(mmc)、高速外围组件互连(pci-e)、小型计算机系统接口(scsi)、串列scsi(sas)、串行高级技术附件(sata)、并行高级技术附件(pata)、增强型小型磁盘接口(esdi)和集成驱动电路(ide)。
ecc单元138可以检测并且校正从存储器装置150读取的数据中包含的错误。换言之，ecc单元138可以通过在ecc编码进程期间使用的ecc代码对从存储器装置150读取的数据执行错误校正解码进程。根据错误校正解码进程的结果，ecc单元138可以输出例如错误校正成功/失败信号的信号。当错误位的数量大于可校正错误位的阈值时，ecc单元138可以不校正错误位，并且可以输出错误校正失败信号。
ecc单元138可以通过诸如低密度奇偶校验(ldpc)码、博斯-查德胡里-霍昆格姆(bose-chaudhuri-hocquenghem，bch)码、涡轮码、里德-所罗门(reed-solomon，rs)码、卷积码、递归系统码(rsc)、格形编码调制(tcm)、分组编码调制(bcm)等的编码调制执行错误校正操作。然而，ecc单元138不限于此。ecc单元138可以包括用于错误校正的所有电路、模块、系统或装置。
pmu140可提供和管理控制器130的电源。
nfc142可以用作用于将控制器130和存储器装置150接口连接的存储器/存储接口，使得控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器或具体地nand闪速存储器时，nfc142可以在处理器134的控制下生成用于存储器装置150的控制信号并且处理待提供给存储器装置150的数据。nfc142可以作为用于处理控制器130和存储器装置150之间的命令和数据的接口(例如，nand闪存接口)来工作。具体地，nfc142可以支持控制器130和存储器装置150之间的数据传送。
存储器144可以用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可以响应于来自主机102的请求来控制存储器装置150执行读取操作、写入操作、编程操作和擦除操作。控制器130可以将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。存储器144可以存储控制器130和存储器装置150执行这些操作所需的数据。
存储器144可以由易失性存储器来体现。例如，存储器144可以由静态随机存取存储器(sram)或动态随机存取存储器(dram)来体现。存储器144可以被设置在控制器130的内部或外部。图1例示设置在控制器130内的存储器144。在实施例中，存储器144可以由具有在存储器144和控制器130之间传送数据的存储器接口的外部易失性存储器体现。
处理器134可以控制存储器系统110的总体操作。处理器134可以驱动固件以控制存储器系统110的总体操作。固件可以被称为闪存转换层(ftl)。
控制器130的处理器134可以包括用于执行存储器装置150的坏块管理操作的管理单元(未示出)。管理单元可以执行检查包括在存储器装置150中的多个存储块152至156中的坏块的坏块管理操作，在编程操作期间由于nand闪速存储器的特征而在坏块中发生编程失败。管理单元可以将坏块的编程失败数据写入新存储块。在具有3d堆叠结构的存储器装置150中，坏块管理操作可能降低存储器装置150的使用效率和存储器系统110的可靠性。因此，需要更可靠地执行坏块管理操作。
图2是示出存储器装置150的示意图。
参照图2，存储器装置150可以包括多个存储块0至n-1，并且块0到n-1中的每一个可以包括例如2m个页面的多个页面，其数量可以根据电路设计而变化。包含在各个存储块0至n-1中的存储器单元可以是存储1位数据的单层单元(slc)、和/或存储2位或更多位数据的多层单元(mlc)。因此，根据在存储块中的存储器单元的每一个中表示或存储的位的数量，存储器装置150可以包括slc存储块或mlc存储块。slc存储块可以包括由存储器单元体现的多个页面，每个存储器单元存储一位数据，并且通常可以具有高数据计算性能和高耐久性。mlc存储块可以包括由存储器单元体现的多个页面，每个存储器单元存储多位数据(例如，2位或更多位)，并且通常可以具有比slc存储块更大的数据存储空间，即更高的集成密度。在实施例中，存储器装置150可以包括多个tlc(三层单元)存储块。在另一实施例中，存储器装置150可以包括多个qlc(四层单元)存储块。tlc存储块可以包括由存储器单元体现的多个页面，每个存储器单元能够存储3位数据，qlc存储块可以包括由存储器单元体现的多个页面，每个存储器单元能够存储4位数据。
图3是示出存储器装置150中的存储块的存储器单元阵列的示例性配置的电路图。
参照图3，可以对应于包括在存储器系统110的存储器装置150中的多个存储块152至156中的任意一个的存储块330可以包括联接到多个相应位线bl0至blm-1的多个单元串340。每个列的单元串340可以包括一个或多个漏极选择晶体管dst和一个或多个源极选择晶体管sst。在选择晶体管dst和sst之间，多个存储器单元mc0至mcn-1可以串联联接。在实施例中，存储器单元晶体管mc0至mcn-1中的每一个可以由能够存储多个位的数据信息的mlc来体现。单元串340中的每一个可以电联接到多个位线bl0至blm-1中的相应位线。例如，如图3所示，第一单元串联接到第一位线bl0，并且最后单元串联接到最后位线blm-1。
虽然图3示出nand闪速存储器单元，但是本发明不限于此。注意的是，存储器单元可以是nor闪速存储器单元，或者包括组合在其中的两种或更多种存储器单元的混合闪速存储器单元。并且，注意的是，存储器装置可以是包括作为电荷存储层的导电浮栅的闪速存储器装置或包括作为电荷存储层的介电层的电荷撷取闪存(ctf)。
存储器装置150可以进一步包括电压供给单元310，其提供包括根据操作模式供给到字线的编程电压、读取电压和通过电压的字线电压。电压供给单元310的电压产生操作可以由控制电路(未示出)来控制。在控制电路的控制下，电压供给单元310可以选择存储器单元阵列的存储块(或扇区)中的一个，选择所选择的存储块的字线中的一个，并且将字线电压提供给所选择的字线和未选择的字线。
存储器装置150可以包括由控制电路控制的读取/写入电路320。在验证/正常读取操作期间，读取/写入电路320可以用作用于从存储器单元阵列读取数据的读出放大器(senseamplifier)。在编程操作期间，读取/写入电路320可以根据待存储在存储器单元阵列中的数据来操作为用于驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可以从缓冲器(未示出)接收待存储到存储器单元阵列中的数据并且根据接收的数据来驱动位线。读取/写入电路320可以包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326，并且页面缓冲器322至326中的每一个可以包括多个锁存器(未示出)。
存储器150可以由2d或3d存储器装置来体现。图4是示出存储器装置150的示例性3d结构的示意图。
具体地，如图4所示，存储器装置150可以由具有3d堆叠结构的非易失性存储器装置来体现。当存储器装置150具有3d结构时，存储器装置150可以包括多个具有3d结构(或垂直结构)的存储块blk0至blkn-1。
图5是示出根据本发明的实施例的包括存储器系统的数据处理系统的框图。图5的元件可以被包括在图1的数据处理系统100中。
参照图5，存储器装置150可以包括多个存储器管芯610至695。各个存储器管芯610至695可以包括参照图1至图4描述的存储块152至156。控制器130可以包括固件单元510、命令调度器(scheduler)520、读取状态(rs)调度器530、老化控制器540和物理层(phy)单元560。控制器130还可以包括参照图1描述的元件中的一个或多个。响应于来自主机102的请求，控制器130可以将多个命令(例如，写入命令、读取命令、擦除命令等)提供给存储器装置150，以便存储器装置150响应于提供的命令执行命令操作(例如，写入或编程操作、读取操作、擦除操作等)。
固件单元510可以生成待提供给存储器装置150的命令，以便存储器装置150响应于提供的命令执行命令操作。命令可以对应于从主机102提供的请求。各个命令可以被引导到存储器管芯610到695中的一个或多个。
命令调度器520可以根据预定的调度顺序调度由固件单元510生成的命令。根据存储器装置150的命令的排序方法或对应于命令的命令操作的排序方法，命令调度器520可以调度由固件单元510生成的用于存储器装置150的多个命令。特别地，根据包括在存储器装置150中的存储器管芯的排序方法，命令调度器520可以调度用于包括在存储器装置150中的多个存储器管芯的命令。在实施例中，可以根据存储器管芯610至695的一个或多个优先级以及待提供给各个存储器管芯610至695的命令或从主机102提供的请求的接收顺序来预定用于命令的调度顺序。控制器130可以通过控制器130和存储器装置150之间的接口，例如物理层(phy)单元560，将调度的命令传输到存储器装置150。
在phy单元560将调度的命令传输到存储器装置150之后，rs调度器530可以生成用于检查各个存储器管芯610至695的操作状态的rs命令。响应于rs命令，存储器装置150可以提供各个存储器管芯610至695的操作状态，其中的一些完成其命令操作，并且其中的一些当前正在响应于针对各个存储器管芯610至695的提供的命令来执行其命令操作。rs调度器530可以根据rs命令的调度顺序调度生成的rs命令。phy单元560可将调度的rs命令传输到存储器装置150。
rs调度器530可以包括寄存器532和rs调度单元534。寄存器532可以存储用于在存储器装置150上调度rs命令的调度信息。rs调度单元534可以使用存储在寄存器532中的调度信息来生成和调度rs命令。rs调度器530的寄存器532可以包括对应于包括在存储器装置150中的各个存储器管芯610至695的多个寄存器，并且对应于存储器装置150的各个存储器管芯的寄存器可以存储相应存储器管芯的调度信息。
存储在寄存器单元532的各个寄存器中的调度信息(即，各个存储器管芯610至695的调度信息)可以包括关于用于相应存储器管芯的rs命令的排序方案、用于相应存储器管芯从主机102提供的请求的接收顺序、完成相应存储器管芯的命令操作需要的操作时间、以及rs命令将被提供给相应存储器管芯的发送时间段的信息。
包括在调度信息中的排序方法可以包括关于将命令传输到包括在存储器装置150的各个存储器管芯或在存储器管芯中的命令操作的执行是基于第一排序方法(例如，有序方法)还是基于第二排序方法(例如，无序方法)的信息，以及关于基于第一排序方法的命令或存储器管芯的优先级的信息。例如，rs命令的排序方案可以是“有序”方案和“无序”方案中的其中一个。根据“有序”方案，rs调度单元534可以根据用于相应存储器管芯的从主机102提供的请求的接收顺序生成并调度rs命令。根据“有序”方案，存储器系统可以根据从主机102提供的请求的接收顺序来优选地检查命令操作的完成。当检查存储器管芯中的命令操作已经从主机102较早接收请求的完成时，存储器系统可以对已经从主机102较早接收请求的存储器管芯发送另一rs命令。
例如，当基于有序方法顺序地接收例如来自主机102的读取命令的用于存储器装置150的存储器管芯的命令时，根据实施例的存储器系统可以以与从主机102接收读取命令的顺序相同的顺序将读取命令传输到存储器管芯。然后，存储器系统可以以其中从主机102接收读取命令的相同顺序顺序地提供存储器管芯的读取数据。在下文中，基于有序方法的存储器管芯也可以被称为有序存储器管芯。此时，存储器系统可以根据有序存储器管芯的优先级将在有序存储器管芯中具有最高优先级的存储器管芯的读取数据提供给主机102。有序存储器管芯的优先级可以由fw单元510确定，使得根据有序存储器管芯的优先级在有序存储器管芯中执行对应于从主机102接收的命令的命令操作。响应于从主机102接收的命令，fw单元510可以确定有序存储器管芯中的命令操作的完成的优先级。此外，根据从主机102接收读取命令的顺序，存储器系统可以顺序地对有序存储器管芯发送rs命令。特别地，存储器系统可以优选地为有序存储器管芯中的具有最高优先级的有序存储器管芯发送rs命令。换言之，存储器系统可以优选地检查具有最高优先级的有序存储器管芯中的读取操作的完成。当检查具有最高优先级的有序存储器管芯中的读取操作的完成时，存储器系统可以对具有下一个优先级的有序存储器管芯发送rs命令。
根据“无序”方案，rs调度单元534可以根据完成相应存储器管芯的命令操作需要的操作时间以及将rs命令提供给相应存储器管芯的发送时间段来生成和调度rs命令，该rs命令作为调度信息被存储在寄存器单元532的相应寄存器中。rs调度单元534可以根据用于相应存储器管芯的操作时间和发送时间段来顺序地调度和发送rs命令。例如，当在存储器装置150的存储器管芯中基于无序方法顺序地接收例如来自主机102的读取命令的针对存储器管芯的命令时，根据本实施例的存储器系统可以基于无序方法将相应读取命令传输到存储器管芯。然后，不管其中从主机102接收读取命令的顺序，存储器系统可以基于无序方法将存储器管芯的读取数据顺序地提供给主机102。在下文中，基于无序方法的存储器管芯也可以被称为无序存储器管芯。存储器系统可以对无序存储器管芯发送rs命令，而不管其中从主机102接收读取命令的顺序。此时，考虑到直到存储器装置150的各个存储器管芯中完成命令操作需要的执行时间以及针对存储器装置150的各个存储器管芯的命令操作发送rs命令的时间段，存储器系统可以对无序存储器管芯发送rs命令或检查读取操作是否完成。
根据本发明的实施例，rs调度单元534可以在“无序”方案的存储器管芯之前对“有序”方案的存储器管芯调度并且发送rs命令。即，存储器系统可以通过根据针对“有序”方案的存储器管芯的来自主机102的请求的接收顺序调度和发送rs命令并根据来自主机102的请求的接收顺序来检查“有序”方案的存储器管芯的命令操作的完成。然后，在检查到“有序”方案的存储器管芯中的命令操作完成之后，存储器系统可以通过根据“无序”方案的相应存储器管芯的操作时间和发送时间段调度和发送rs命令并根据“无序”方案的存储器管芯的操作时间和发送时间段检查“无序”方案的存储器管芯的命令操作的完成。
例如，当在有序存储器管芯和无序存储器管芯被包括在存储器装置150的存储器管芯中的状态下顺序地接收例如来自主机102的读取命令的针对有序存储器管芯和无序存储器管芯的命令时，根据实施例的存储器系统可以优选地对有序存储器管芯执行命令操作，并且发送rs命令。然后，存储器系统可以对无序存储器管芯执行命令操作，并且发送rs命令。换言之，在将从主机102接收的读取命令传输到有序存储器管芯和无序存储器管芯之后，根据其中从主机102接收读取命令的顺序和读取命令的优先级，存储器系统可以顺序地将有序存储器管芯的读取数据提供给主机102。此时，存储器系统可以顺序地对有序存储器管芯发送rs命令。然后，存储器系统可以将无序存储器管芯的读取数据提供给主机102，而不管其中从主机102接收读取命令的顺序。此时，不管其中从主机102接收读取命令的顺序，考虑到诸如直到在无序存储器管芯中完成命令操作需要的时间(即，执行时间)和发送rs命令的时间段的调度信息，存储器系统可以对无序存储器管芯发送rs命令。将参照图7更详细地描述根据本实施例的存储器系统对包括在存储器装置150中的多个存储器管芯发送rs命令的配置。
操作时间可以包括初始等待时间和偏差量，该操作时间作为调度信息被存储在寄存器单元532的相应寄存器中，为完成“无序”方案的相应存储器管芯的命令操作所需要。可以根据在前一阶段花费的总等待时间来确定当前阶段的初始等待时间。在单个阶段中，当命令操作在初始等待时间内未被完成时，rs调度器530可以在初始等待时间之后开始顺序地发送调度的rs命令，然后检查相应的存储器管芯的命令操作的完成，该命令操作可以在偏差量内或经过偏差量之后完成。单个阶段可以对应于单个命令。总等待时间可以是单个阶段的持续时间，其可以根据各个存储器管芯610至695的各个单个阶段而变化。例如，当前阶段的初始等待时间可以被设置为前一阶段的总等待时间。偏差量可以被设置为初始等待时间的预定比例，例如不大于10％。例如，当初始等待时间被设置为500μs时，偏差量可以被设置为50μs。
发送时间段可以是恒定的时间段、增加的时间段和减少的时间段中的其中一个，该发送时间段作为调度信息被存储在寄存器单元532的各个寄存器中。
当命令操作在初始等待时间内未被完成时，rs调度器530可以在偏差量内甚至经过偏差量之后以增加的时间段顺序地发送rs命令。当rs命令的发送数量增加时，增加的时间段可以逐渐增加参考时钟t增加的整数倍的量。例如，在发送第一rs命令之后，可以以具有参考时钟的三倍的值的增加的时间段(即，具有3t的值的增加的时间段)来发送第二rs命令，并且在分别发送先前的rs命令之后，可以以分别具有参考时钟t的四倍至六倍的值的增加的时间段(即，分别具有4t至6t的值的增加的时间段)来发送第三rs命令至第五rs命令。
在顺序地发送rs命令的同时，在当前将被发送的rs命令的当前发送时间段超过在单个阶段中的预定的最大发送时间段时或当在单个阶段中包括到目前为止的当前将发送的rs命令的发送时间段的总发送时间段的累积时间长度超过预定的最大累积时间长度时，rs调度器530可以以减少的周期顺序地发送rs命令。当rs命令的发送数量增加时，减少的时间段可以逐渐减少参考时钟t减少的整数倍的量。例如，当在单个阶段中的预定的最大发送时间段是参考时钟t的七倍(即，7t)时并且当前将发送的第六rs命令的发送时间段超过7t时，在分别发送先前的rs命令之后，可以以分别具有参考时钟t的六倍或更少倍的值的减少时间段(例如，分别具有6t至3t的值的减少时间段)来发送第六rs命令和后续rs命令。以类似的方式，当在单个阶段中的预定的最大累积时间长度是16t并且在单个阶段中包括到目前为止的当前将发送的第六rs命令的发送时间段(例如，6t)的总发送时间段的累积时间长度超过16t时，在分别发送先前的rs命令之后，可以以分别具有参考时钟t的五倍和更少倍的值的减少的时间段(例如，分别具有5t至3t的值的减少的时间段)来分别发送第六rs命令和后续rs命令。
根据本发明的各个示例性实施例，恒定时间段可以代替减少的时间段。
控制器130可以进一步包括老化控制器540。老化控制器540可以对存储器管芯610至695中具有最大操作时间的存储管芯独立地调度并发送rs命令，而不管“有序”方案或“无序”方案。在存储器管芯610至695中具有最大操作时间的存储器管芯可能遭遇接收具有太长间隔的rs命令的风险。因此，每当预定数量(例如，10个)的rs命令被发送到除具有最大操作时间的存储器管芯之外的存储器管芯610至695时或每当到目前为止被发送到除了具有最大操作时间的存储器管芯之外的存储器管芯610至695的rs命令的总发送时间段的累积时间长度达到预定阈值(例如，38t)时，老化控制器540可以将rs命令发送到具有最大操作时间的存储器管芯。
考虑到根据偏差量确定的总等待时间，特别是在各个存储器管芯中的命令操作的执行时间以及发送rs命令的时间段，控制器130可以通过老化控制器540来控制将rs命令发送到包括在存储器装置150中的多个存储器管芯。例如，当rs命令的发送时间段增加时，rs命令可以不被发送到或传输到在多个存储器管芯中总等待时间，即命令操作的执行时间是最大值的第二存储器管芯。因此，老化控制器540可以计数传输到存储器装置150的存储器管芯的rs命令。然后，当将预设数量的rs命令被传输到存储器管芯或者rs命令在预设的发送时间段被传输到存储器管芯时，老化控制器540可以控制rs命令被传输到存储器管芯。
即，控制器130可以将通过rs调度器530调度的rs命令传输到包括在存储器装置150中的多个存储器管芯，或将rs命令发送到存储器管芯。此时，控制器130可以计数向存储器装置150的存储器管芯发送的rs命令，例如，向在存储器装置150的存储器管芯中除了第二存储器管芯之外的其它存储器管芯发送的rs命令，并且然后，当向其它存储器管芯发送的rs命令的计数数量等于预设数量，例如，发送的rs命令的最大计数数量或整个计数发送时间段是最大的整个计数发生时间段时，将rs命令发送到第二存储器管芯。例如，每当向其它存储器管芯发送的rs命令的计数数量是最大计数数量10或发送的rs命令的整个计数发生时间段是对应于参考时钟t的38倍的最大的整个计数发送时间段时，一个rs命令可以被发送到第二存储器管芯。将参照图7更详细地描述根据本实施例的存储器系统对包括在存储器装置150中的多个存储器管芯发送rs命令的配置。
存储器装置150可以包括多个存储器管芯，例如n个存储器管芯610、630和695，并且存储器管芯610、630和695可以执行对应于从控制器130接收的命令的命令操作。在执行命令操作的同时，存储器管芯610、630和695可以将对从控制器130接收的rs命令，即发送的rs命令的响应传输到控制器130，使得控制器130可以识别命令操作是否在各个存储器管芯610、630和695中被完成。
图6是示出图5的存储器装置150的示例的示意图。
参照作为示例的图6，存储器装置150可以包括多个存储器管芯，例如存储器管芯0(610)、存储器管芯1(630)、存储器管芯2(650)和存储器管芯3(670)，并且存储器管芯610、630、650和670的每一个可以包括多个平面。例如，存储器管芯0(610)可以包括平面0(612)、平面1(616)、平面2(620)和平面3(624)，存储器管芯1(630)可以包括平面0(632)、平面1(636)、平面2(640)和平面3(644)，存储器管芯2(650)可以包括平面0(652)、平面1(656)、平面2(660)和平面3(664)，并且存储器管芯3(670)可以包括平面0(672)、平面1(676)、平面2(680)和平面3(684)。此外，包括在存储器装置150中的存储器管芯610、630、650和670中的平面612、616、620、624、632、636、640、644、652、656、660、684、672、676、680和684可以包括多个存储块614、618、622、626、634、638、642、646、654、658、662、666、674、678、682和686。
图7是示出图5的存储器系统中的控制器的操作的时序图。
假设存储器装置150包括共享单个命令通道的五个存储器管芯0至4，存储器管芯0和1是“有序”方案，并且存储器管芯2、3、4是“无序”方案。在“有序”方案的第一存储器管芯0和第二存储器管芯1之间，根据从主机102提供的请求的接收顺序，第一存储器管芯0可以具有高于第二存储器管芯1的优先级。
参照图7，当从主机102接收例如读取命令的命令时，控制器130可以将读取命令传输到存储器管芯0至4，使得在存储器管芯0至4中执行对应于读取命令的命令操作。
在将读取命令传输到存储器管芯0至4之后，控制器130可以以与从主机102接收读取命令的顺序相同的顺序从时间点t0顺序地将从有序存储器管芯0和1读取的数据提供给主机102。此时，控制器130可以将rs命令顺序地发送到存储器管芯0和1。
然后，控制器130可以将从无序存储器管芯2、3、4读取的数据提供给主机102，而不管从主机102提供的请求的接收顺序。此时，不管从主机102提供的请求的接收顺序，控制器130可以根据包括相应存储器管芯的命令操作的完成需要的操作时间以及将rs命令提供给相应存储器管芯的发送时间段的调度信息来将rs命令发送到存储器管芯2、3和4。
即，在将读取命令传输到存储器管芯0至4之后，控制器130可以在时间点t0处检查存储器管芯0至4的操作状态，该存储器管芯0至4执行对应于从主机102接收的读取命令的命令操作。换言之，控制器130可以检查命令操作是否在存储器管芯0至4中被完成。
更具体地，控制器130可以根据从主机102接收的读取命令的顺序从时间点t0优选地检查存储器管芯0至4中的有序存储器管芯0和1的操作状态，该存储器管芯0至4执行对应于从主机102接收的读取命令的命令操作。特别地，控制器130可以首先检查存储器管芯0的操作状态并且然后检查存储器管芯1的操作状态，即，可以以与接收它们的顺序相同的顺序检查“有序”管芯0和1的操作状态。如图7所例示，在读取命令被传输到存储器管芯0之后，当在从时间点t0的存储器管芯0的初始等待时间iwt0期间存储器管芯0的命令操作未被完成时，控制器130可以在初始等待时间iwt0之后基于存储器系统的参考时钟t通过将rs1命令传输到存储器管芯0来发送rs命令。此外，当对rs命令rs1的响应指示存储器管芯0的命令操作未完成时，控制器130可以在增加到参考时钟t的整数倍的时间段将rs命令rs2至rs5发送到存储器管芯0。可以在发送rs命令rs1之后在具有3t的值的第一时间段发送rs命令rs2，可以在发送rs命令rs2之后在具有4t的值的第二时间段发送rs命令rs3，可以在发送rs命令rs3之后在具有5t的值的第三时间段发送rs命令rs4，并且可以在发送rs命令rs4之后在具有6t的值的第四时间段发送rs命令rs5。
如图7所例示，控制器130可以通过对在存储器管芯0的操作时间pt0之后传输的rs命令rs5的响应来识别存储器管芯0中的命令操作的完成。存储器管芯0的操作时间pt0可以包括初始等待时间iwt0和相应的偏差量。
当控制器130通过对rs命令rs5的响应来识别存储器管芯0中的命令操作的完成时，从存储器管芯0的初始等待时间iwt0到存储器管芯0的执行时间pt0的时间段，即，时间点t1可以被设置为存储器管芯0的偏差部分。此外，从时间点t0到时间点t1的时间段可以被设置为执行时间pt0，从时间点t0到接收对rs命令rs5的响应的时间点的时间段可以是用于存储器管芯0的命令操作的总等待时间。
控制器130可以将存储器管芯0的初始等待时间iwt0更新为与存储器管芯0的总等待时间相同。当后续读取命令被提供给存储器管芯0时，控制器130可以根据与存储器管芯0的前一阶段的总等待时间相同的更新的初始等待时间iwt0以及对应于存储器管芯0的更新的初始等待时间iwt0的偏差量来确定存储器管芯0的操作时间pt0，并且根据更新的初始等待时间iwt0和存储器管芯0的操作时间pt0来对存储器管芯0调度并发送rs命令。然后，当存储器管芯0的命令操作完成时，控制器130可以将从存储器管芯0读取的数据提供给主机120。
如图7所例示，在存储器管芯0的命令操作完成之后，当即使在从时间点t0开始的存储器管芯1的初始等待时间iwt1之后存储器管芯1的命令操作也未完成时，存储器控制器130可以以与以上参照存储器管芯0描述的方式相似的方式将rs命令rs6到rs10发送到存储器管芯1。
在向存储器管芯0发送rs命令rs5之后，可以在具有2t的值的第五时间段发送rs命令rs6。因此，在随着rs命令rs5的发送而在具有2t的值的第五时间段发送rs命令rs6之后，可以在发送rs命令rs6之后在具有3t的值的第一时间段发送rs命令rs7，可以在发送rs命令rs7之后在具有4t的值的第二时间段发送rs命令rs8，可以在发送rs命令rs8之后在具有5t的值的第三时间段发送rs命令rs9，并且可以在rs命令rs9之后在具有6t的值的第四时间段发送rs命令rs10。
如图7所例示，控制器130可以通过对在存储器管芯1的操作时间pt1之后传输的rs指令rs10的响应来识别在存储器管芯1中命令操作的完成。存储芯管芯1的操作时间pt1可以包括初始等待时间iwt1和相应的偏差量。
以与存储器管芯0的情况相似的方式，控制器130可将存储管芯1的初始等待时间iwt1更新为与存储管芯1的总等待时间相同。当后续读取命令被提供给存储器管芯1时，控制器130可以根据与存储管芯1的前一阶段的总等待时间相同的更新的初始等待时间iwt1以及对应于更新的初始等待时间iwt1的偏差量来确定存储器管芯1的操作时间pt1，根据更新的初始等待时间iwt1和存储器管芯1的操作时间pt1对存储器管芯1调度并发送rs命令。
如图7所例示，在通过对rs命令rs5和rs10的响应来检查有序存储器管芯0和1中的命令操作的完成，控制器130可以检查无序存储器管芯2至4中的命令操作的完成。控制器130都可以将rs命令发送到无序存储器管芯2至4，而不管从主机102提供的请求的接收顺序。
更具体地，当存储器管芯2至4的命令操作在各个初始等待时间iwt2、iwt3和iwt4期间未完成时，控制器130可以根据命令操作的操作时间以及用于“无序”方案的存储器管芯2至4的rs命令的发送时间段来将rs命令发送到存储器管芯2至4。
由于存储器管芯4的操作时间pt4在存储器管芯2至4中是最大的，因此每当预定数量(例如，10个)的rs命令被发送到除存储器管芯4之外的存储器管芯0至3时或每当到目前为止向除存储器管芯4之外的存储器管芯0至3发送的rs命令的总发送时间段的累积时间长度达到预定阈值(例如，38t)时，控制器130的老化控制器540可以将rs命令发送到存储器管芯4。
如图7所例示，针对存储器管芯4的rs命令rs01可以在发送rs命令rs10之后在具有1t的值的第六时间段被发送到存储器管芯1，并且针对存储器管芯4的后续rs命令rs02可以在发送rs命令rs20之后在具有1t的值的第六时间段被发送到存储器管芯2。
当即使在检查存储器管芯2和3中的命令操作的完成之后存储器管芯4的命令操作尚未完成时，控制器130可以根据发送时间段以与存储器管芯0或1的情况相同的方式来发送rs命令rs03和rs04，并且更新存储器管芯4的初始等待时间iwt4、相应的偏差量和操作时间pt4。
对于除具有最大操作时间的存储器管芯4之外的“无序”方案的其它存储器管芯2和3，在通过对rs命令rs5和rs10的响应来检查有序存储器管芯0和1中的命令操作的完成之后，控制器130可以根据其各个操作时间将rs命令发送到存储器管芯2和3。例如，控制器130可以首先将rs命令发送到存储管芯3，该存储管芯3具有比存储管芯2的操作时间pt2更短的操作时间pt3。
更具体地，控制器130可以以与存储器管芯1的情况的相似的方式将rs命令rs11至rs13发送到存储器管芯3。
当在将rs13命令发送到存储器管芯3之后发送rs命令rs14时，如果rs命令rs14被发送到存储器管芯3(参照图7中的附图标记714)，则在发送rs命令rs13之后，向存储器管芯3发送rs14命令的具有5t的值的第三时间段将超过存储器管芯2的操作时间pt2。在该情况下，由于当存储器管芯3的命令操作的完成被检查时已经经过操作时间pt2，因此即使在检查存储器管芯3的命令操作的完成之后，存储器管芯2仍然可以在当前阶段遭遇不接收任何rs命令的风险。因此，为了确保存储器管芯2的命令操作的完成检查，控制器130可以改变向其发送rs命令的存储器管芯。即，在将rs命令rs13发送到存储器管芯3之后，控制器130可以以与存储器管芯1的情况相似的方式将rs命令rs14和后续rs命令rs15发送到存储器管芯2而不是存储器管芯3。
类似地，当在将rs15命令发送到存储器管芯2之后发送rs命令rs16时，如果rs命令rs16被发送到存储器管芯2(参考图7中的附图标记716)，则在发送rs命令rs15之后，向存储器管芯2发送rs16命令的具有4t的值的第二时间段将超过存储器管芯3的操作时间pt3。在该情况下，当存储器管芯2的命令操作的完成被检查时，由于已经经过操作时间pt3，因此即使在检查存储器管芯2的命令操作的完成之后，存储器管芯3可以在当前阶段遭受不接收后续rs命令的风险。因此，为了确保存储器管芯3的命令操作的完成检查，控制器130可以改变向其发送rs命令的存储器管芯。因此，在将rs命令rs15发送到存储器管芯2之后，控制器130可以以与存储器管芯1的情况相似的方式将rs命令rs16和后续rs命令rs17发送到存储器管芯3而不是存储器管芯2。
如图7所例示，控制器130可以通过对在存储器管芯3的操作时间pt3之后传输的rs命令rs17的响应来识别存储器管芯3中的命令操作的完成。然后，控制器130可以以与存储器管芯1的情况相似的方式发送rs命令rs18至rs21，以通过对在存储器管芯2的操作时间pt2之后传输的rs命令rs21的响应来识别存储器管芯2中的命令操作的完成。
以与存储器管芯0的情况相似的方式，控制器130可以将存储器管芯2和3的初始等待时间iwt2和iwt3分别更新为与存储器管芯2和3的总等待时间相同。当后续读取命令被提供给各个存储器管芯2和3时，控制器130可以根据与各个存储器管芯2和3的前一阶段的各个总等待时间相同的分别更新的初始等待时间iwt2和iwt3以及对应于分别更新的初始等待时间iwt2和iwt3的各个偏差量来确定各个存储器管芯2和3的各个操作时间pt2和pt3，并且根据分别更新的初始等待时间iwt2和iwt3以及各个存储器管芯2和3的各个操作时间pt2和pt3来对各个存储器管芯2和3调度和发送rs命令。
此时，在存储器管芯3的命令操作的完成检查之后，后续rs命令可以以与存储器管芯2和3的情况相似的方式被可选地发送到存储器管芯2和4。图7例示向存储器管芯2发送rs命令的时间段不超过存储器管芯4的操作时间pt4。
根据本实施例的存储器系统可以根据其中接收命令的顺序检查存储器装置150中包括的存储器管芯0至4中的“有序”方案的存储器管芯0和1中的命令操作的完成，并且将例如读取数据的对应于存储器管芯0和1的命令操作的数据提供给主机102。然后，不管从主机102提供的请求的接收顺序，存储器系统可以检查“无序”方案的存储器管芯2至4中的命令操作的完成，并且将例如读取数据的对应于存储器管芯2至4的命令操作的数据提供给主机102。
图8是示出控制器130的操作的流程图。
参照图8，存储器系统可以在步骤810中从主机102接收针对包括多个存储器管芯的存储器装置150的命令，并且在步骤820中对存储器装置150的存储器管芯执行对应于命令的命令操作。
在步骤830中，存储器系统可以检查执行命令操作的存储器管芯的操作状态，并对正在执行命令操作的各个存储器管芯调度rs命令，以便检查命令操作是否完成。
在步骤840中，存储器系统可以将调度的rs命令传输和发送到正在执行命令操作的存储器管芯中的命令操作未完成的存储器管芯。
在步骤850中，存储器系统可以通过对向各个存储器管芯发送的rs命令的响应来检查存储器管芯的命令操作是否完成，并且将对应于命令的命令操作的数据，例如，从对应于读取命令的存储器管芯读取的数据提供给主机102。
由于已经参照图5至图7或特别是图7更详细地描述对包含在存储器系统的存储器装置中的多个存储器管芯调度rs命令的操作、将调度的rs命令发送到各个存储器管芯的操作以及通过对发送的rs命令的响应来检查各个存储器管芯中的命令操作是否完成的操作，因此本文省略其详细描述。
图9至图17是示例性地示出图1的数据处理系统的应用示例的视图。
图9是示意性地示出根据本实施例的包括存储器系统的数据处理系统的另一示例的视图。图9示意性地示出应用根据本实施例的存储器系统的存储卡系统。
参照图9，存储卡系统6100可以包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可以连接到由非易失性存储器体现的存储器装置6130，并且被配置为访问存储器装置6130。例如，存储器控制器6120可以被配置为控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可以被配置为提供存储器装置6130和主机之间的接口，并且驱动用于控制存储器装置6130的固件。即，存储器控制器6120可以对应于参照图1和图5描述的存储器系统110的控制器130，并且存储器装置6130可以对应于参照图1和图5描述的存储器系统110的存储器装置150。
因此，存储器控制器6120可以包括ram、处理单元，主机接口、存储器接口和错误校正单元。存储器控制器130可以进一步包括如图5所示的元件。
存储器控制器6120可以通过连接器6110来与例如图1的主机102的外部装置通信。例如，如参照图1所描述的，存储器控制器6120可以被配置为通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pcie)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小型磁盘接口(edsi)、集成驱动电路(ide)、火线、通用闪速存储器(ufs)、wifi和蓝牙。因此，根据本实施例的存储器系统和数据处理系统可以应用于有线/无线电子装置或特别是移动电子装置。
存储器装置6130可以通过非易失性存储器来实施。例如，存储器装置6130可以通过诸如以下的各种非易失性存储器来实施：可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、nand闪速存储器、nor闪速存储器、相变ram(pram)、电阻式ram(reram)、铁电ram(fram)和自旋力矩转移磁阻ram(stt-ram)。存储器装置6130可以包括如图5的存储器装置150中的多个管芯。
存储器控制器6120和存储器装置6130可以被集成到单个半导体装置中。例如，存储器控制器6120和存储器装置6130可以通过集成到单个半导体装置中来构造固态驱动器(ssd)。并且，存储器控制器6120和存储器装置6130可以构造诸如以下的存储卡：pc卡(pcmcia：个人计算机存储卡国际协会)、标准闪存(cf)卡、智能媒体卡(例如，sm和smc)、记忆棒、多媒体卡(例如，mmc、rs-mmc、微型mmc和emmc)、sd卡(例如，sd、迷你sd、微型sd和sdhc)和通用闪速存储器(ufs)。
图10是示意性地示出根据本实施例的包括存储器系统的数据处理系统的另一示例的图。
参照图10，数据处理系统6200可以包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图10所示的数据处理系统6200可以用作如参照图1描述的诸如存储卡(cf、sd、微型sd等)或usb装置的存储介质。存储器装置6230可对应于图1和图5所示的存储器系统110中的存储器装置150，并且存储器控制器6220可以对应于图1和图5所示的存储器系统110中的控制器130。
存储器控制器6220可以响应于主机6210的请求来控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可以包括一个或多个cpu6221、诸如ram6222的缓冲存储器、ecc电路6223、主机接口6224以及诸如nvm接口6225的存储器接口。
cpu6221可以控制对存储器装置6230的例如读取操作、写入操作、文件系统管理操作和坏页面管理操作的整体操作。ram6222可以根据cpu6221的控制来操作，并且用作工作存储器、缓冲存储器或高速缓冲存储器。当ram6222用作工作存储器时，由cpu6221处理的数据可以临时存储在ram6222中。当ram6222用作缓冲存储器时，ram6222可以用于缓冲从主机6210传输到存储器装置6230的数据或用于缓冲从存储器装置6230传输到主机6210的数据。当ram6222用作高速缓冲存储器时，ram6222可以辅助低速存储器装置6230以高速操作。
ecc电路6223可以对应于图1所示的控制器130的ecc单元138。如参照图1所描述的，ecc电路6223可以生成用于校正从存储器装置6230提供的数据的失败位或错误位的ecc(错误校正码)。ecc电路6223可以对提供给存储器装置6230的数据执行错误校正编码，从而形成具有奇偶校验位的数据。奇偶校验位可以被存储在存储器装置6230中。ecc电路6223可以对从存储器装置6230输出的数据执行错误校正解码。此时，ecc电路6223可以使用奇偶校验位来校正错误。例如，如参照图1所述的，ecc电路6223可以使用ldpc码、bch码、涡轮码、里德-所罗门码、卷积码、rsc或诸如tcm或bcm的编码调制来校正错误。
存储器控制器6220可以通过主机接口6224将数据传输到主机6210/从主机6210接收数据，并且通过nvm接口6225将数据传输到存储器装置6230/从存储器装置6230接收数据。主机接口6224可以通过pata总线、sata总线、scsi、usb、pcie或nand接口连接到主机6210。存储器控制器6220可以具有诸如wifi或长期演进(lte)的移动通信协议的无线通信功能。存储器控制器6220可以连接到例如主机6210或另一外部装置的外部装置，并且然后将数据传输到外部装置/从外部装置接收数据。特别地，因为存储器控制器6220被配置为通过各种通信协议中的一种或多种与外部装置通信，所以根据本实施例的存储器系统和数据处理系统可以应用于有线/无线电子装置或特别是移动电子装置。
图11是示意性地示出根据本实施例的包括存储器系统的数据处理系统的另一示例的视图。图11示意性地示出应用根据本实施例的存储器系统的ssd。
参照图11，ssd6300可以包括控制器6320和包括多个非易失性存储器的存储器装置6340。控制器6320可以对应于图1和图5的存储器系统110中的控制器130，并且存储器装置6340可以对应于图1和图5的存储器系统中的存储器装置150。
更具体地，控制器6320可以通过多个通道ch1至chi连接到存储器装置6340。控制器6320可以包括一个或多个处理器6321、缓冲存储器6325、ecc电路6322、主机接口6324和例如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可以临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器nvm提供的数据，或临时存储例如包括映射表的映射数据的多个闪速存储器nvm的元数据。缓冲存储器6325可以由诸如dram、sdram、ddrsdram、lpddrsdram和gram的易失性存储器或诸如fram、reram、stt-mram和pram的非易失性存储器来体现。为了便于描述，图10示出缓冲存储器6325存在于控制器6320中。然而，缓冲存储器6325可以存在于控制器6320的外部。
ecc电路6322可以在编程操作期间计算将被编程到存储器装置6340中的数据的ecc值，基于读取操作期间的ecc值对从存储器装置6340读取的数据执行错误校正操作，并且在失败的数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可以利用例如主机6310的外部装置提供接口功能，并且非易失性存储器接口6326可以利用通过多个通道连接的存储器装置6340提供接口功能。
此外，应用图1和图5的存储器系统110的多个ssd6300可以被设置成体现例如raid(独立磁盘的冗余阵列)系统的数据处理系统。此时，raid系统可以包括多个ssd6300和用于控制多个ssd6300的raid控制器。当raid控制器响应于从主机6310提供的写入命令执行编程操作时，raid控制器可以根据多个raid级别，即，从ssd6300中的主机6310提供的写入命令的raid级别信息来选择一个或多个存储器系统或ssd6300，并将对应于写入命令的数据输出到选择的ssd6300。此外，当raid控制器响应于从主机6310提供的读取命令执行读取命令时，raid控制器可以根据多个raid级别，即，从ssd6300中的主机6310提供的读取命令的raid级别信息来选择一个或多个存储器系统或ssd6300，并且将从选择的ssd6300读取的数据提供给主机6310。
图12是示意性地示出根据本实施例的包括存储器系统的数据处理系统的另一示例的视图。图12示意性地示出应用根据本实施例的存储器系统的嵌入式多媒体卡(emmc)。
参照图12，emmc6400可以包括控制器6430和由一个或多个nand闪速存储器体现的存储器装置6440。控制器6430可以对应于图1和图5的存储器系统110中的控制器130，并且存储器装置6440可以对应于图1和图5的存储器系统中的存储器装置150。
更具体地，控制器6430可以通过多个通道连接到存储器装置6440。控制器6430可以包括一个或多个内核6432、主机接口6431和例如nand接口6433的存储器接口。
内核6432可以控制emmc6400的总体操作，主机接口6431可以在控制器6430和主机6410之间提供接口功能，并且nand接口6433可以在存储器装置6440和控制器6430之间提供接口功能。例如，主机接口6431可以用作例如参照图1描述的主机接口132的并行接口。此外，主机接口6431可以用作例如uhs((超高速)-ⅰ/uhs-ⅱ)接口的串行接口。
图13至图16是示意性地示出根据本实施例的包括存储器系统的数据处理系统的其它示例的视图。图13至图16示意性地示出应用根据本实施例的存储器系统的ufs(通用闪速存储)系统。
参照图13至图16，ufs系统6500、6600、6700和6800可以分别包括主机6510、6610、6710和6810、ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830。主机6510、6610、6710和6810可以用作有线/无线电子装置或特别是移动电子装置的应用处理器，ufs装置6520、6620、6720和6820可以用作嵌入式ufs装置，并且ufs卡6530、6630、6730和6830可以用作外部嵌入式ufs设备或可移除ufs卡。
在各个ufs系统6500、6600、6700和6800中的主机6510、6610、6710和6810、ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可以通过ufs协议与例如有线/无线电子装置或特别是移动电子装置的外部装置通信，并且ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可以由图1和图5所示的存储器系统110体现。例如，在ufs系统6500、6600、6700和6800中，ufs装置6520、6620、6720和6820可以以参照图10至图12描述的数据处理系统6200、ssd6300或emmc6400的形式来体现，并且ufs卡6530、6630、6730和6830可以以参照图9描述的存储卡系统6100的形式来体现。
此外，在ufs系统6500、6600、6700和6800中，主机6510、6610、6710和6810、ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可以通过例如mipi(移动工业处理器接口)中的mipim-phy和mipiunipro(统一协议)的ufs接口与彼此通信。此外，ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可以通过除ufs协议之外的例如ufd、mmc、sd、迷你sd和微型sd的各种协议与彼此通信。
在图13所示的ufs系统6500中，主机6510、ufs装置6520和ufs卡6530中的每一个可以包括unipro。主机6510可以执行切换操作，以便与ufs装置6520和ufs卡6530通信。特别地，主机6510可以通过例如在unipro处的l3切换的链路层切换与ufs装置6520或ufs卡6530通信。此时，ufs装置6520和ufs卡6530可以通过在主机6510的unipro处的链路层切换与彼此通信。在本实施例中，为了便于描述，已经例示一个ufs装置6520和一个ufs卡6530连接到主机6510的配置。然而，多个ufs装置和ufs卡可以并行地或以星型的形式连接到主机6410，并且多个ufs卡可以并行地或以星型的形式连接到ufs装置6520或者串联地或以链的形式连接到ufs装置6520。
在图14所示的ufs系统6600中，主机6610、ufs装置6620和ufs卡6630中的每一个可以包括unipro，并且主机6610可以通过执行切换操作的切换模块6640，例如，通过在unipro处执行例如l3切换的链路层切换的切换模块6640与ufs装置6620或ufs卡6630通信。ufs装置6620和ufs卡6630可以通过在unipro处的切换模块6640的链路层切换与彼此通信。在本实施例中，为了便于描述，已经例示一个ufs装置6620和一个ufs卡6630连接到交换模块6640的配置。然而，多个ufs装置和ufs卡可以并行地或以星型的形式连接到交换模块6640，并且多个ufs卡可以串联地或以链的形式连接到ufs装置6620。
在图15所示的ufs系统6700中，主机6710、ufs装置6720和ufs卡6730中的每一个可以包括unipro，并且主机6710可以通过执行切换操作的切换模块6740，例如，通过在unipro处执行例如l3切换的链路层切换的切换模块6740与ufs装置6720或ufs卡6730通信。此时，ufs装置6720和ufs卡6730可以通过在unipro处的交换模块6740的链路层切换与彼此通信，并且切换模块6740可以在ufs装置6720内部或外部与ufs装置6720集成为一个模块。在本实施例中，为了便于描述，已经例示一个ufs装置6720和一个ufs卡6730连接到交换模块6740的配置。然而，包括切换模块6740和ufs装置6720的多个模块可以并行地或以星型的形式连接到主机6710或者串联地或以链的形式连接到彼此。此外，多个ufs卡可以并行地或以星型的形式连接到ufs装置6720。
在图16所示的ufs系统6800中，主机6810、ufs装置6820和ufs卡6830中的每一个可以包括m-phy和unipro。ufs装置6820可以执行切换操作，以便与主机6810和ufs卡6830通信。特别地，ufs装置6820可以通过用于与主机6810通信的m-phy和unipro模块之间的切换操作并且通过用于与ufs卡6830通信的m-phy和unipro模块之间的切换操作，例如通过目标id(识别器)切换操作，与主机6810或ufs卡6830通信。此时，主机6810和ufs卡6830可以通过ufs装置6820的m-phy和unipro模块之间的目标id切换来彼此通信。在本实施例中，为了便于描述，已经例示其中一个ufs装置6820连接到主机6810和一个ufs卡6830连接到ufs装置6820的配置。然而，多个ufs装置可以并行地或以星型的形式连接到主机6810，或串联地或以链的形式连接到主机6810，并且多个ufs卡可以并行地或以星型的形式连接到ufs装置6820，或者串联地或以链的形式连接到ufs装置6820。
图17是示意性地示出根据实施例的包括存储器系统的数据处理系统的另一示例的图。图17是示意性地示出应用根据本实施例的存储器系统的用户系统的图。
参照图17，用户系统6900可以包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。
更具体地，应用处理器6930可以驱动包括在例如os的用户系统6900中的部件，并且包括用于控制包括在用户系统6900中的部件、接口、图形引擎等的控制器。应用处理器6930可以被设置为片上系统(soc)。
存储器模块6920可以用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6920可以包括诸如dram、sdram、ddrsdram、ddr2sdram、ddr3sdram、lpddrsdram、lpddr2sdram和lpddr3sdram的易失性ram或诸如pram、reram、mram和fram的非易失性ram。例如，应用处理器6930和存储器模块6920可以通过基于pop(堆叠封装)被封装并安装。
网络模块6940可以与外部装置通信。例如，网络模块6940不仅可以支持有线通信，还可以支持诸如以下的各种无线通信：码分多址(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进(lte)、全球微波接入互操作性(wimax)、无线局域网(wlan)、超宽带(uwb)、蓝牙、无线显示(wi-di)，从而与有线/无线电子装置特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可以应用于有线和/或无线电子装置。网络模块6940可以被包括在应用处理器6930中。
存储模块6950可以存储例如从应用处理器6930接收的数据的数据，并且将存储的数据传输到应用处理器6930。存储模块6950可以由诸如以下的非易失性半导体存储器装置实现：相变ram(pram)、磁性ram(mram)、电阻式ram(reram)、nand闪存、nor闪存和3维nand闪存，并且被设置为诸如用户系统6900的存储卡和外部驱动器的可移除存储介质。存储模块6950可以对应于以上参照图1和图5描述的存储器系统110。此外，存储模块6950可以利用以上参照图11至图16描述的ssd、emmc和ufs来体现。
用户接口6910可以包括用于将数据或命令输入到应用处理器6930或用于将数据输出到外部装置的接口。例如，用户接口6910可以包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口以及诸如液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、发光二极管(led)、扬声器和马达的用户输入接口。
此外，当其中图1和图5的存储器系统110被应用于用户系统6900的移动电子装置时，应用处理器6930可以控制移动电子装置的整体操作，并且网络模块6940可以用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可以在移动电子装置的显示/触摸模块上显示由处理器6930处理的数据，或支持从触摸面板接收数据的功能。
根据本发明的各个实施例，提供一种存储器系统及其操作方法，其可以最小化复杂性和性能降低，最大化存储器装置的使用效率，并且将数据快速且稳定地处理到存储器装置。
虽然已经为了说明的目的描述各个实施例，但是，对于本领域技术人员显而易见的是，在不脱离如以下权利要求所限定的本发明的精神和范围的情况下可以进行其各种其它实施例、改变和变型。