本申请要求于2017年1月16日在韩国知识产权局提交的韩国专利申请No.10-2017-0007002和于2017年1月25日在美国专利商标局提交的美国专利申请No.15/415,041的优先权，它们的公开以引用方式全文并入本文中。
技术领域
本公开的示例性实施例涉及包括半导体电路的半导体装置。
背景技术：
随着计算机、通信、广播等的逐渐会聚，对现有的专用集成电路(ASIC)和专用标准产品(ASSP)的需求由于对系统芯片(SoC)的需求而改变。此外，朝着更轻、更薄、更紧凑和高性能信息技术(IT)装置发展的趋势是加速SoC发展的因素。
随着半导体处理技术的发展，可将SoC实施为其中将诸如(例如)知识产权(IP)块的常规多功能块集成在单个芯片上的形式。
随着SoC的集成密度和大小增大，以及随着其操作速度提高，低功耗成为重要因素，这是因为高功耗可使芯片的温度上升，从而导致SoC故障或者SoC损坏。
技术实现要素：
根据本公开的示例性实施例，一种半导体装置包括：第一时钟产生电路，其包括第一控制电路和第一时钟门控电路；第一信道管理电路，其根据全握手方法与第一时钟产生电路通信；第二时钟产生电路，其包括第二控制电路和第二时钟门控电路；以及第二信道管理电路，其根据全握手方法与第二时钟产生电路通信。第一时钟门控电路输出第一时钟，并且第二时钟门控电路输出与第一时钟不同的第二时钟。
根据本公开的示例性实施例，一种半导体装置包括：第一时钟产生电路，其包括第一控制电路和第一时钟门控电路；第一信道管理电路，其根据全握手方法与第一时钟产生电路通信；以及第二时钟产生电路，其包括第二控制电路和第二时钟门控电路。第二时钟产生电路根据全握手方法与第一信道管理电路通信。第一时钟门控电路输出第一时钟，并且第二时钟门控电路输出与第一时钟不同的第二时钟。
根据本公开的示例性实施例，一种半导体装置包括：第一时钟产生电路，其包括第一控制电路和第一时钟门控电路；第一信道管理电路，其根据全握手方法与第一时钟产生电路通信；以及第二信道管理电路，其根据全握手方法与第一时钟产生电路通信。第一信道管理电路将第一时钟请求信号发送至第一时钟产生电路，并且第二信道管理电路将第二时钟请求信号发送至第一时钟产生电路。
附图说明
通过参照附图详细描述本公开的示例性实施例，本公开的以上和其它特征将变得更加清楚，附图中：
图1是示出根据本公开的示例性实施例的半导体装置的框图；
图2是示出包括在根据本公开的示例性实施例的半导体装置中的时钟管理单元的框图；
图3是示出包括在根据本公开的示例性实施例的半导体装置中的知识产权(IP)块的框图；
图4示出了根据本发明构思的示例性实施例的多个控制电路之间的信号传输路径；
图5A示出了在本公开的示例性实施例中使用的时钟请求信号和时钟应答信号；
图5B示出了用于在本公开的示例性实施例中使用的时钟请求信号和时钟应答信号的时钟等级转变；
图6是示出根据本公开的示例性实施例的半导体装置的框图；
图7是示出根据本公开的示例性实施例的半导体装置的框图；
图8是示出根据本公开的示例性实施例的半导体装置的框图；
图9A是示出根据本公开的示例性实施例的半导体装置的框图；
图9B是示出根据本公开的示例性实施例的图9A的半导体装置的操作的时序图；
图10A是示出根据本公开的示例性实施例的半导体装置的框图；
图10B是示出根据本发明构思的示例性实施例的图10A的半导体装置的操作的时序图；
图11是示出根据本公开的示例性实施例的半导体装置的框图；
图12是示出根据本公开的示例性实施例的半导体装置的框图；
图13是示出根据本公开的示例性实施例的半导体装置的框图；
图14是示出根据本公开的示例性实施例的半导体装置的框图；
图15是示出包括根据本公开的示例性实施例的半导体装置的半导体系统的实施例的框图；
图16是示出包括根据本公开的示例性实施例的半导体装置的半导体系统的实施例的框图。
具体实施方式
应该理解，术语“第一”、“第二”、“第三”等在本文中用于将一个元件与另一个元件区分开，并且所述元件不由这些术语限制。因此，可将一个示例性实施例中的“第一”元件描述为另一示例性实施例中的“第二”元件。
此外，应该理解，当两个处理被描述为实质上同时地执行或者在实质上彼此相同的时间执行时，应该理解为所述处理可在确切相同的时间执行或者在如本领域普通技术人员所理解的大致相同时间执行。
此外，应该理解，本文所述的各单元中的每一个可被实施为并且被称作电路(例如，时钟MUX单元被实施为电路并且被称作时钟MUX电路、时钟门控单元可被实施为电路并且被称作时钟门控电路、信道管理单元可被实施为电路并且被称作信道管理电路等)。
图1是示出根据本公开的示例性实施例的半导体装置的框图。
参照图1，根据本公开的示例性实施例的半导体装置可包括输入/输出垫101、时钟管理单元(CMU)100、功率管理单元(PMU)300和逻辑块。例如，逻辑块可被实施为至少一个知识产权(IP)块200、210和220。IP块在本文中还可被称作逻辑块。
时钟管理单元100可产生操作时钟信号。操作时钟信号可被分别提供至第一IP块至第三IP块(200、210和220)。例如，时钟管理单元100可产生第一时钟信号CLK1、第二时钟信号CLK2和第三时钟信号CLK3，并且将这些时钟信号分别提供至第一IP块至第三IP块(200、210和220)。
第一IP块200、第二IP块210和第三IP块220中的每一个可连接至系统总线。第一IP块200、第二IP块210和第三IP块220可通过系统总线彼此通信。在本公开的示例性实施例中，例如，第一IP块200、第二IP块210和第三IP块220中的每一个可包括处理器、图形处理器、存储器控制器、输入/输出接口块等。
时钟管理单元100可将第一时钟信号CLK1提供至第一IP块200，将第二时钟信号CLK2提供至第二IP块210，并且将第三时钟信号CLK3提供至第三IP块220。
第一IP块200、第二IP块210和第三IP块220中的一个可根据全握手方法将时钟请求信号发送至时钟管理单元100。
例如，第一IP块200可根据全握手方法将第一时钟请求信号REQ1发送至时钟管理单元100。时钟管理单元100可接收第一时钟请求信号REQ1，并且将第一时钟应答信号ACK1发送至第一IP块200。时钟管理单元100可实质上同时地将第一时钟信号CLK1发送至第一IP块200。类似地，第二IP块210和第三IP块220可分别将第二时钟请求信号REQ2和第三时钟请求信号REQ3发送至时钟管理单元100，并且时钟管理单元100可将第二时钟应答信号ACK2和第三时钟应答信号ACK3分别发送至第二IP块210和第三IP块220。
在本公开的示例性实施例中，时钟管理单元100与第一IP块200、第二IP块210和第三IP块220之间的接口可采用全握手方法的格式。在本公开的示例性实施例中，接口可实施为符合ARM控股有限公司的Q信道接口或P信道接口，但是本公开的范围不限于此。
时钟门控是一种用于将计算机系统分组为小功能块并且关断未使用的块中的电源的技术。当使用计算机时，不是计算机系统的所有部分都将始终操作。因此，未使用的部分中的块可关断以省电，并且可减少本来从该块产生的热。
根据本公开的示例性实施例的时钟管理单元100可按次序从IP块的后端开始对第一IP块200、第二IP块210和第三IP块220中的不需要操作时钟的IP块执行时钟门控，以自动地执行时钟门控而不导致IP块的操作错误。因此，可降低功耗。
功率管理单元300可控制被供应至半导体装置的功率。例如，当半导体装置进入备用模式时，功率管理单元300可关断功率控制电路，以切断供应至半导体装置的功率。在这种情况下，功率管理单元300可能连续地消耗功率，但是功率管理单元300消耗的功率可明显小于在整个半导体装置中供应的功率。因此，在备用模式下，半导体装置中的功耗可显著降低。
例如，当半导体装置处于备用模式时，功率管理单元300可切断供应至时钟管理单元100的功率。当第一IP块200、第二IP块210和第三IP块220没有提出时钟请求时可以发生这种情况。
图2是示出包括在根据本公开的示例性实施例的半导体装置中的时钟管理单元100的框图。
参照图2，时钟管理单元100可包括时钟组件120a、120b、120c、120d、120e、120f和120g(还称作时钟产生电路)、信道管理(CM)电路130和132以及时钟管理单元(CMU)控制器110。时钟组件120a、120b、120c、120d、120e、120f和120g可产生将被提供至IP块200和210的时钟信号。CM电路130和132可分别被布置在时钟组件120f和120g与IP块200和210之间，以在时钟管理单元100与IP块200和210之间设置通信信道CH。CMU控制器110可将时钟信号提供至利用时钟组件120a、120b、120c、120d、120e、120f和120g的IP块200和210。如图2所示，在示例性实施例中，时钟组件120b可从时钟组件120a接收时钟(例如，CLK1)或者从例如外部装置(例如，从除CMU 100之外的另一CMU)接收时钟(例如，CLK2)。
在本公开的示例性实施例中，通过CM电路130和132提供的通信信道CH可实施为符合低功率接口(LPI)、ARM控股有限公司的Q信道接口或者P信道接口，但是本公开的范围不限于此。例如，根据示例性实施例，通信信道CH可根据实施目的实施为符合特定预设通信协议。
时钟组件120a、120b、120c、120d、120e、120f和120g可分别包括时钟源CS 124a、124b、124c、124d、124e、124f和124g以及用于控制对应的时钟源124a、124b、124c、124d、124e、124f和124g的时钟控制电路CC 122a、122b、122c、122d、122e、122f和122g(还称作控制电路)。例如，时钟源CS 124a、124b、124c、124d、124e、124f和124g可包括多路复用器(MUX)电路、时钟划分电路、短路停止(short stop)电路、时钟门控电路等。
时钟组件120a、120b、120c、120d、120e、120f和120g可在它们之间形成父子关系。在图2所示的实施例中，时钟组件120a可为时钟组件120b之父，而时钟组件120b可为时钟组件120a之子并且为时钟组件120c之父。此外，时钟组件120e可为两个时钟组件120f和120g之父，而时钟组件120f和120g可为时钟组件120e之子。在图2所示的示例性实施例中，布置为最邻近锁相回路(PLL)的时钟组件120a可为根时钟组件，并且布置为最邻近IP块200和210的时钟组件120f和120g可为叶时钟组件。根据在时钟组件120a、120b、120c、120d、120e、120f和120g之间形成的父子关系，在时钟控制电路122a、122b、122c、122d、122e、122f和122g之间以及时钟源124a、124b、124c、124d、124e、124f和124g之间也可形成上述的父子关系。
时钟控制电路122a、122b、122c、122d、122e、122f和122g可在父子之间发送和接收时钟请求REQ和应答ACK，并且将时钟信号提供至IP块200和210。
例如，当IP块200不需要时钟信号时，例如，当IP块200进入睡眠状态时，时钟管理单元100可停止将时钟信号提供至IP块200。
例如，CM电路130可在时钟管理单元100或者CMU控制器110的控制下将指示时钟信号的停止的第一信号发送至IP块200。已接收到第一信号的IP块200可结束正处理的工作，并且随后将指示时钟信号可停止的第二信号发送至CM电路130。CM电路130可从IP块200接收第二信号，并且随后请求作为其父的时钟组件120f停止提供时钟信号。
在一个示例中，当CM电路130提供的通信信道CH符合Q信道接口时，CM电路130可将具有第一逻辑值(例如，逻辑低，下文中将以L表示)的QREQn信号发送至IP块200，作为第一信号。接着，CM电路130可从IP块200接收例如具有第一逻辑值的QACCEPTn信号，作为第二信号，并且随后将例如具有第一逻辑值的时钟请求REQ发送至时钟组件120f。在这种情况下，具有第一逻辑值的时钟请求REQ可意指“停止时钟供应的请求”。
从CM电路130接收到具有第一逻辑值的时钟请求REQ(例如，停止时钟供应的请求)的时钟控制电路122f可禁用时钟源124f(例如，时钟门控电路)以停止时钟信号的供应。因此，IP块200可进入睡眠模式。在该处理中，时钟控制电路122f可将具有第一逻辑值的应答ACK提供至CM电路130。发送请求以停止具有第一逻辑值的时钟供应并且随后接收到具有第一逻辑值的应答ACK的CM电路130不确保停止来自时钟源124f的时钟供应。然而，应答ACK指示时钟控制电路122f已认识到作为CM电路130之父的时钟组件120f不再需要向CM电路130提供时钟。
时钟组件120f的时钟控制电路122f可将具有第一逻辑值的时钟请求REQ发送至作为其父的时钟组件120e的时钟控制电路122e。例如，当时钟控制电路122e已接收到停止来自时钟控制电路122g的时钟供应的请求时，如果IP块210也不需要时钟信号，则时钟控制电路122e可禁用时钟源124e(例如，时钟划分电路)以停止提供时钟信号。因此，IP块200和210可进入睡眠模式。
可对其它时钟控制电路122a、122b、122c和122d按照相似方式执行该操作。
当时钟组件120f的时钟控制电路122f将具有第一逻辑值的时钟请求REQ发送至作为其父的时钟组件120e的时钟控制电路122e，但是IP块210处于运行状态(例如，未进入睡眠状态)时，时钟控制电路122e可不禁用时钟源124e。当IP块210之后不再需要时钟信号时，时钟控制电路122e随后可禁用时钟源124e，并且将具有第一逻辑值的时钟信号REQ发送至作为其父的时钟控制电路122d。也就是说，时钟控制电路122e仅当时钟控制电路122e接收到停止来自作为其子的时钟控制电路122f和122g二者的时钟供应的请求时可禁用时钟源124e。
当IP块200和210处于睡眠状态，并且时钟源124a、124b、124c、124d、124e和124f全部被禁用并且IP块200进入运行状态时，时钟管理单元100可重新开始将时钟信号提供至IP块200和210。
CM电路130可将具有第二逻辑值(例如，逻辑高，下文中将由H指示)的时钟请求REQ发送至作为其父的时钟组件120f的时钟控制电路122f，并等待时钟控制电路122f的应答ACK。在这种情况下，具有第二逻辑值的时钟请求REQ可意指“时钟供应的请求”，并且对时钟供应的请求的应答ACK可意指时钟源124f已重新开始时钟供应。时钟控制电路122f可不直接启用时钟源124f(例如，时钟门控电路)，而可等待来自其父的时钟信号的供应。
时钟控制电路122f随后可将具有第二逻辑值的时钟请求REQ(也就是说，时钟供应的请求)发送至作为其父的时钟控制电路122e，并且等待时钟控制电路122e的应答ACK。可对时钟控制电路122a、122b、122c和122d按照相似方式执行该操作。
时钟控制电路122a(从时钟控制电路122b接收到具有第二逻辑值的时钟请求REQ的根时钟组件)可禁用时钟源124a(例如，多路复用器电路)，并且将应答ACK发送至时钟控制电路122b。当通过上述方法按次序禁用时钟源124b、124c、124d、124e和124f时，时钟控制电路122e随后可将应答ACK发送至时钟控制电路122f，以通知其时钟源124e已重新开始提供时钟。已接收到应答ACK的时钟控制电路122f随后可启用时钟源124f以将时钟信号提供至IP块200，并且将应答ACK提供至CM电路130。
如上所述，时钟控制电路122a、122b、122c、122d、122e、122f和122g可根据其中父与子在它们之间发送和接收时钟请求REQ和应答ACK的全握手方法操作。也就是说，根据本公开的示例性实施例，全握手方法是指一种其中父与子在它们之间发送和接收时钟请求REQ和应答ACK的操作。因此，就硬件而言，时钟控制电路122a、122b、122c、122d、122e、122f和122g可控制时钟源124a、124b、124c、124d、124e、124f和124g，以控制提供至IP块200和210的时钟信号。
时钟控制电路122a、122b、122c、122d、122e、122f和122g可自主地操作，以将时钟请求REQ发送至其父，或者控制时钟源124a、124b、124c、124d、124e、124f和124g，并且在CMU控制器110的控制下操作。在本公开的示例性实施例中，时钟控制电路122a、122b、122c、122d、122e、122f和122g可包括根据在父与子之间发送和接收的时钟请求REQ控制时钟源124a、124b、124c、124d、124e、124f和124g中的每一个的有限状态机(FSM)。
根据示例性实施例，时钟组件120f可根据全握手方法与信道管理电路130通信，并且可将第一时钟输出至IP块200。此外，时钟组件120g可根据全握手方法与信道管理电路132通信，并且可将与第一时钟不同的第二时钟输出至IP块210。
图3是示出包括在根据本公开的示例性实施例的半导体装置中的知识产权(IP)块的框图。
参照图3，第一IP块200可包括信道适配器202和IP核204。图3示出了作为示例的IP块200。应该理解，第二IP块210和第三IP块220可包括实质上相同的组件。
信道适配器202可根据全握手方法与第一CM电路130通信。例如，信道适配器202可为Q信道适配器。第一IP块200可通过信道适配器202发送第一时钟请求信号REQ1和接收第一时钟信号CLK1。可替换地，第一IP块200可通过信道适配器202发送第一时钟请求信号REQ1和接收指示存在时钟的应答ACK信号，并且直接从通过信道适配器202控制的时钟组件接收第一时钟信号CLK1。
例如，IP核204可包括处理器、图形处理器、存储器控制器、输入/输出接口块等。
图4示出了根据本公开的示例性实施例的多个控制电路中的信号传输路径。
参照图4，所述多个时钟控制电路可利用包括时钟请求信号REQ和应答信号ACK(还称作时钟应答信号)的握手信号操作。例如，时钟请求信号REQ和时钟应答信号ACK可具有第一逻辑值(例如，逻辑低)和第二逻辑值(例如，逻辑高)，但是用于实施时钟请求信号REQ和时钟应答信号ACK的方法不限于此。
在本公开的示例性实施例中，时钟消费端可通过将例如具有第二逻辑值的时钟请求信号REQ发送至时钟供应端将指示需要时钟的信息递送至时钟供应端。可替换地，时钟消费端可通过将例如具有第一逻辑值的时钟请求信号REQ发送至时钟供应端将指示不再需要时钟的信息递送至时钟供应端。
时钟供应端可将例如具有第二逻辑值的时钟应答信号ACK发送至时钟消费端，以指示时钟信号正稳定地从时钟供应端提供至时钟消费端。可替换地，时钟供应端可将具有第一逻辑值的时钟应答信号ACK发送至时钟消费端，以指示时钟供应端不能向时钟消费端通知是否正提供时钟信号。
例如，时钟控制电路122b可从时钟消费端的位置将例如具有第二逻辑值的时钟请求信号(PARENT_CLK_REQ)发送至时钟控制电路122a，从而将指示需要时钟的信息发送至作为时钟供应端的时钟控制电路122a。包括时钟控制电路122a的时钟组件(即，时钟供应端)可将时钟信号提供至包括时钟控制电路122b的时钟组件(即，时钟消费端)，并且时钟控制电路122b随后可从时钟控制电路122a接收例如具有第二逻辑值的时钟应答信号(PARENT_CLK_ACK)。
时钟控制电路122b可在时钟供应端的位置从时钟控制电路122f接收指示作为时钟消费端的时钟控制电路122f需要时钟的例如具有第二逻辑值的时钟请求信号(CHILD_CLK_REQ)。包括时钟控制电路122b的时钟组件(即，时钟供应端)随后可将时钟信号提供至包括时钟控制电路122f的时钟组件(即，时钟消费端)，并且时钟控制电路122b随后可从时钟供应端的位置将例如具有第二逻辑值的时钟应答信号(CHILD_CLK_ACK)发送至时钟控制电路122f。
作为另一示例，时钟控制电路122b可从时钟消费端的位置将例如具有第一逻辑值的时钟请求信号(PARENT_CLK_REQ)发送至时钟控制电路122a，从而将指示不再需要时钟的信息递送至作为时钟供应端的时钟控制电路122a。时钟控制电路122b随后可从时钟控制电路122a接收例如具有第一逻辑值的时钟应答信号(PARENT_CLK_ACK)，其指示不确保从时钟供应端供应时钟(例如，时钟控制电路122a(时钟供应端)不能通知时钟控制电路122b(时钟消费端)是否正提供请求的时钟信号)。
时钟控制电路122b可在时钟供应端的位置从时钟控制电路122f接收例如具有第一逻辑值的时钟请求信号(CHILD_CLK_REQ)，其指示作为时钟消费端的时钟控制电路122f不再需要时钟。时钟控制电路122b随后可将指示不确保从时钟供应端供应时钟的例如具有第一逻辑值的时钟应答信号(CHILD_CLK_ACK)发送至时钟控制电路122f。
上述时钟控制电路之间的组合路径可包括其中时钟控制电路122b将时钟请求信号(PARENT_CLK_REQ)发送至作为其父的时钟控制电路122a并且时钟控制电路122b随后从作为其父的时钟控制电路122a接收时钟应答信号(PARENT_CLK_ACK)的路径、以及其中时钟控制电路122b从作为其子的时钟控制电路122f接收时钟请求信号(CHILD_CLK_REQ)并且时钟控制电路122b随后将时钟应答信号(CHILD_CLK_ACK)发送至作为其子的时钟控制电路122f的路径，但是可不包括其中时钟控制电路122b从作为其父的时钟控制电路122a接收时钟应答信号(PARENT_CLK_ACK)并且随后将时钟请求信号(PARENT_CLK_REQ)发送至作为其父的时钟控制电路122a的路径(图4中示为“X”)。
上述时钟请求信号REQ和时钟应答信号ACK可根据一般全握手方法实施，并且时钟供应端和时钟消费端可属于相同的单个时钟域或者彼此不同的时钟域。当时钟供应端和时钟消费端属于单个时钟域时，它们响应于相同的参考时钟信号操作。当时钟供应端和时钟消费端属于不同的时钟域时，它们响应于不同的参考时钟信号操作。
在本公开的示例性实施例中，连接至对应的时钟控制电路并且与对应的时钟控制电路通信的时钟多路复用器电路、时钟划分电路、时钟门控电路等可使用与时钟控制电路的时钟域不同的时钟域。也就是说，发送时钟请求信号的信号线中的时钟频率和实际提供的操作时钟的时钟频率可彼此不同。
图5A示出了在本公开的示例性实施例中使用的时钟请求信号和时钟应答信号。图5B示出了针对在本公开的示例性实施例中使用的时钟请求信号和时钟应答信号的时钟等级转变。
参照图5A，时钟请求信号REQ在时间T1转变为第二逻辑值可指示时钟消费端将指示需要时钟信号CLK的信息发送至时钟供应端。时钟供应端可在时间T1之后将时钟信号CLK提供至时钟消费端。
在时间T2，时钟供应端可将具有第二逻辑值的时钟应答信号ACK发送至时钟消费端，其可指示正稳定地将时钟信号CLK从时钟供应端提供至时钟消费端(见区段I)。
在时间T3，时钟请求信号REQ转变为第一逻辑值可指示时钟消费端将指示不再需要时钟信号CLK的信息发送至时钟供应端。在时间T3之后，时钟供应端可停止将时钟信号CLK提供至时钟消费端，或仍然继续提供时钟信号CLK。
在时间T4，时钟供应端可将具有第一逻辑值的时钟应答信号ACK发送至时钟消费端，其可指示时钟供应端不能通知时钟消费端是否正提供时钟信号。
因此，参照图5A，区段I仅是其中正稳定地将时钟信号CLK从时钟供应端提供至时钟消费端的区段，并且在其它区段I I中，是否正从时钟供应端向时钟消费端提供时钟信号CLK是未知的。
图5B表示了时钟请求信号REQ和时钟应答信号ACK的可能组合、以及当第二逻辑值表示为1并且第一逻辑值表示为0时在两个信号之间的可能转变。
参照图5A和图5B二者，状态S0指示时间T1之前的状态和时间T4之后的状态，并且状态S1指示从时间T1至时间T2的状态。另外，状态S2指示从时间T2至时间T3的状态，并且状态S3指示从时间T3至时间T4的状态。时钟请求信号REQ和时钟应答信号ACK的组合可按照状态S0、状态S1、状态S2、状态S3和状态S0的次序(见实线箭头)改变。
当实施电路以使得在时间T1时钟请求信号REQ转变为第二逻辑值并且时钟应答信号ACK实质上同时地转变为第二逻辑值时，时钟请求信号REQ和时钟应答信号ACK的值的组合可直接从状态S0转变为状态S2。类似地，当实施电路以使得在时间T3时钟请求信号REQ转变为第一逻辑值并且时钟应答信号ACK实质上同时地转变为第一逻辑值时，时钟请求信号REQ和时钟应答信号ACK的值的组合可直接从状态S2转变为状态S0(见虚线箭头)。
将参照图1、图2和图4描述根据本发明构思的示例性实施例的全握手方法。
全握手方法被构造为当第一IP块200需要时钟时确保第一IP块200激活第一时钟请求信号REQ1。例如，第一IP块200可将第一时钟请求信号REQ1转变为高状态。
时钟管理单元100可响应于激活第一时钟请求信号REQ1而针对第一时钟请求信号REQ1激活第一时钟应答信号ACK1。也就是说，时钟管理单元100可将第一时钟应答信号ACK1转变为高状态。
时钟管理单元100可在激活第一时钟应答信号ACK1之前将第一时钟信号CLK1发送至第一IP块200。可替换地，时钟管理单元100可与激活第一时钟应答信号ACK1实质上同时地将第一时钟信号CLK1发送至第一IP块200。
当第一IP块200不需要时钟时，第一IP块200可停用第一时钟请求信号REQ1。也就是说，第一IP块200可将第一时钟请求信号REQ1转变为低状态。
当第一时钟请求信号REQ1处于低状态时，时钟管理单元100可将第一时钟应答信号ACK1转变为低状态。另外，时钟管理单元100可实质上同时停用第一时钟信号CLK1。
第一IP块200可在第一时钟应答信号ACK1处于被激活状态时正常操作。
现在将参照图1和图2描述根据本公开的示例性实施例的时钟管理单元100的全握手方法。将基于图2的时钟组件120a、120b、120c、120d、120e和120f分别是锁相回路(PLL)控制器、时钟MUX单元、第一时钟划分单元、短路停止电路、第二时钟划分单元和第一时钟门控单元的假设进行描述。然而，应该理解，这仅是示例性实施例，而本公开的范围不限于此。
PLL控制器、时钟MUX单元、第一时钟划分单元、短路停止电路、第二时钟划分单元和第一时钟门控单元中的每一个可包括时钟源124a、124b、124c、124d、124e和124f。
例如，PLL控制器可包括以PLL作为输入的振荡器OSC和时钟MUX电路。时钟MUX单元可包括以多个时钟信号作为输入的时钟MUX电路。第一时钟划分单元可包括第一时钟划分电路。短路停止电路可包括第一时钟门控电路。第二时钟划分单元可包括第二时钟划分电路。第一时钟门控单元可包括第二时钟门控电路。
此外，PLL控制器可包括时钟控制电路122a。时钟MUX单元可包括时钟控制电路122b。第一时钟划分单元可包括时钟控制电路122c。短路停止电路114可包括时钟控制电路122d。第二时钟划分单元可包括时钟控制电路122e。第一时钟门控单元可包括时钟控制电路122f。
时钟控制电路122a、122b、122c、122d、122e和122f中的每一个可根据全握手方法通信。例如，时钟控制电路122a和122b中的每一个可支持PLL控制器与时钟MUX单元之间的全握手方法。
时钟控制电路122b和122c中的每一个可支持时钟MUX单元与第一时钟划分单元之间的全握手方法。
时钟控制电路122c和122d中的每一个可支持第一时钟划分单元与短路停止电路之间的全握手方法。
时钟控制电路122d和122e中的每一个可支持短路停止电路与第二时钟划分单元之间的全握手方法。
时钟控制电路122e和122f中的每一个可支持第二时钟划分单元与第一时钟门控单元之间的全握手方法。
类似地，时钟控制电路122f和CM电路130中的每一个可支持第一时钟门控单元与CM电路130之间的全握手方法。
根据本公开的示例性实施例，时钟请求信号可指示对应的IP块期望CMU 100向其提供时钟信号或者期望CMU 100停止向其提供时钟信号。根据示例性实施例，在全握手方法中，CMU 100通过指示目前正提供或将要提供请求的时钟信号、或者已停止提供或将要停止提供请求的时钟信号的时钟应答信号来响应时钟请求信号，并且CMU 100通过仅指示时钟请求信号的应答接收而不提供关于时钟信号的状态的信息的时钟应答信号来响应。因此，在示例性实施例中，全握手方法可指连接的时钟组件(例如，父时钟组件和子时钟组件)在它们之间交换时钟请求信号和时钟应答信号。
第一IP块200可根据全握手方法向时钟管理单元100请求操作时钟。例如，IP块200可当需要操作时钟时激活时钟请求信号。也就是说，第一IP块200可当需要操作时钟时将激活的时钟请求信号发送至时钟管理单元100。
CM电路130可接收被激活的时钟请求信号。CM电路130可将被激活的时钟请求信号发送至第一时钟门控单元。第一时钟门控单元可将被激活的时钟请求信号发送至第二时钟划分单元。第二时钟划分单元可将被激活的时钟请求信号发送至短路停止电路。短路停止电路可将被激活的时钟请求信号发送至第一时钟划分单元。第一时钟划分单元可将被激活的时钟请求信号发送至时钟MUX单元。时钟MUX单元可将被激活的时钟请求信号发送至PLL控制器。
在本公开的示例性实施例中，PLL控制器、时钟MUX单元、第一时钟划分单元、短路停止电路、第二时钟划分单元、第一时钟门控单元和第一CM电路130中的每一个可实施为组合电路。因此，被激活的时钟请求信号可从第一CM电路被一次发送至PLL控制器。
PLL控制器可相对于被激活的时钟请求信号激活时钟应答信号。也就是说，PLL控制器可响应于被激活的时钟请求信号将时钟应答信号发送至时钟MUX单元。在实质上相同的时间，PLL控制器可将时钟信号CLK发送至时钟MUX单元。
时钟MUX单元可将被激活的时钟应答信号发送至第一时钟划分单元。在实质上相同的时间，时钟MUX单元可将时钟信号CLK发送至第一时钟划分单元。
第一时钟划分单元可将被激活的时钟应答信号发送至短路停止电路。在实质上相同的时间，第一时钟划分单元可将时钟信号CLK发送至短路停止电路。
短路停止电路可将被激活的时钟应答信号发送至第二时钟划分单元。在实质上相同的时间，短路停止电路可将时钟信号CLK发送至第二时钟划分单元。
第二时钟划分单元可将被激活的时钟应答信号发送至第一门控单元。在实质上相同的时间，第二时钟划分单元可将时钟信号CLK发送至第一时钟门控单元。
第一时钟门控单元可将被激活的时钟应答信号发送至第一CM电路130。在实质上相同的时间，第一时钟门控单元可将时钟信号CLK提供至第一IP块200。
因此，可以看出，在示例性实施例中，可从PLL控制器将时钟应答信号一次发送至第一CM电路。
第一IP块200可当不需要时钟时停用时钟请求信号。也就是说，第一IP块200可当不需要时钟时将被停用的时钟请求信号发送至时钟管理单元100。
CM电路130可接收被停用的时钟请求信号。CM电路130可将被停用的时钟请求信号发送至第一时钟门控单元。第一时钟门控单元可将被停用的时钟请求信号发送至第二时钟划分单元。第二时钟划分单元可将被停用的时钟请求信号发送至短路停止电路。短路停止电路可将被停用的时钟请求信号发送至第一时钟划分单元。第一时钟划分单元可将被停用的时钟请求信号发送至时钟MUX单元。时钟MUX单元可将被停用的时钟请求信号发送至PLL控制器。
PLL控制器、时钟MUX单元、第一时钟划分单元、短路停止电路、第二时钟划分单元、第一时钟门控单元和第一CM电路130中的每一个可被实施为组合电路。因此，可将被停用的时钟请求信号从第一CM电路一次发送至PLL控制器。
PLL控制器可相对于被停用的时钟请求信号停用时钟应答信号。也就是说，PLL控制器可将被停用的时钟应答信号发送至时钟MUX单元。在实质上相同的时间，PLL控制器可停用时钟信号CLK，并且仍可将时钟信号CLK发送至时钟MUX单元。
时钟MUX单元可将被停用的时钟应答信号发送至第一时钟划分单元。在实质上相同的时间，时钟MUX单元可停用时钟信号CLK，并且仍可将时钟信号CLK发送至第一时钟划分单元。
第一时钟划分单元可将被停用的时钟应答信号发送至短路停止电路。在实质上相同的时间，第一时钟划分单元可停用时钟信号CLK，并且仍可将时钟信号CLK发送至短路停止电路。
短路停止电路可将被停用的时钟应答信号发送至第二时钟划分单元。在实质上相同的时间，短路停止电路可停用时钟信号CLK，并且仍可将时钟信号CLK发送至第二时钟划分单元。
第二时钟划分单元可将被停用的时钟应答信号发送至第一时钟门控单元。在实质上相同的时间，第二时钟划分单元可停用时钟信号CLK，并且仍可将时钟信号CLK发送至第一时钟门控单元。
第一时钟门控单元可将被停用的时钟应答信号发送至CM电路130。在实质上相同的时间，第一时钟门控单元可停用时钟信号CLK。
类似地，可将时钟应答信号从PLL控制器一次发送至第一CM电路130。
图6是示出根据本公开的示例性实施例的半导体装置的框图。
参照图6，根据本公开的示例性实施例的半导体装置1中的时钟管理单元110a可包括第一PLL控制器111(还称作第一PLL控制器电路)、第一时钟MUX单元112(还称作第一时钟MUX电路)、第一时钟划分单元113(还称作第一时钟划分电路或第一时钟划分组件)、第一时钟门控单元114(还称作第一时钟门控电路)、第一信道管理单元115(还称作第一信道管理电路)、第二PLL控制器121(还称作第二PLL控制器电路)、第二时钟MUX单元122(还称作第二时钟MUX电路)、第二时钟划分单元123(还称作第二时钟划分电路)和第二时钟门控单元124(还称作第二时钟门控电路)。根据示例性实施例，在时钟管理单元110a中可省略或重复设置这些组件中的一些。
图6示出了其中第二IP块172的操作依赖第一IP块171的操作的示例性实施例。例如，图6示出了其中每当第一IP块171操作时第二IP块172操作的示例性实施例。因此，根据示例性实施例，当第一IP块171操作时，第二IP块172具有操作的可能性。
第一信道管理单元115可根据全握手方法与第一时钟门控单元114和/或第二时钟门控单元124通信。例如，当第一IP块171将时钟请求信号REQ发送至第一信道管理单元115时，第一信道管理单元115可将时钟请求信号REQ发送至第一时钟门控单元114。
第一PLL控制器111、第一时钟MUX单元112、第一时钟划分单元113、第一时钟门控单元114和第一信道管理单元115可根据全握手方法彼此通信，并且可将时钟请求信号REQ从第一信道管理单元115一次发送至第一PLL控制器111。第一时钟MUX单元112可包括控制电路和时钟多路复用器电路。第一时钟MUX单元112的控制电路可包括仲裁器电路、多路复用器转换器电路和适配器电路。本文所述的其它MUX单元可包括与第一时钟MUX单元112相似的构造。
当从第一PLL控制器111发送时钟应答信号ACK时，可将时钟应答信号ACK发送至第一时钟门控单元114，可根据包括在第一时钟门控单元114中的控制电路的控制停用时钟门控电路，并且可将第一时钟CLK1提供至第一IP块171。
当第一IP块171不需要第一时钟CLK1时，第一IP块171可停用时钟请求信号REQ。因此，可根据包括在第一时钟门控单元114中的控制电路的控制停用发送至第一时钟门控单元114的时钟请求信号REQ并且可执行时钟门控。
由于第二IP块172的操作依赖第一IP块171的操作，因此第二IP块172不能产生时钟请求信号，并且当时钟请求信号REQ在第一IP块171中被激活时，可将第二时钟CLK2从第二时钟门控单元124提供至第二IP块172。
第二PLL控制器121、第二时钟MUX单元122、第二时钟划分单元123、第二时钟门控单元124和第一信道管理单元115可根据全握手方法彼此通信，并且可将时钟请求信号REQ从第一信道管理单元115一次发送至第二PLL控制器121。
当从第二PLL控制器121发送时钟应答信号ACK时，可将时钟应答信号ACK发送至第二时钟门控单元124，可根据包括在第二时钟门控单元124中的控制电路的控制停用时钟门控电路，并且可将第二时钟CLK2提供至第二IP块172。
参照图6，根据示例性实施例，包括控制电路和时钟门控电路的时钟门控单元114(还称作时钟产生电路)根据全握手方法与信道管理单元115(还称作信道管理电路)通信，并且将第一时钟输出至IP块171。此外，包括控制电路和时钟门控电路的时钟门控单元124(还称作时钟产生电路)根据全握手方法与信道管理电路115通信，并且将与第一时钟不同的第二时钟输出至IP块172。
图7是示出根据本公开的示例性实施例的半导体装置的框图。
参照图7，根据本公开的示例性实施例的半导体装置2中的时钟管理单元110b可包括第一PLL控制器111、第一时钟MUX单元112、第一时钟划分单元113、第一时钟门控单元114、第一信道管理单元115、第三时钟门控单元125和第二信道管理单元126。根据示例性实施例，在时钟管理单元110b中可省略或重复设置这些组件中的一些。
图7示出了其中第二信道管理单元126被用作伪单元的示例性实施例。例如，作为通过与第二IP块172的通信控制时钟请求信号REQ的替代，第二信道管理单元126可根据存储在分离专用功能寄存器(SFR)中的软件的控制来控制时钟请求信号REQ。
存储在SFR中的软件可确定第二IP块172是否需要时钟，并且可根据分离软件的控制来控制时钟请求信号REQ。
第一信道管理单元115可根据全握手方法与第一时钟门控单元114通信，并且第二信道管理单元126可根据全握手方法与第三时钟门控单元125通信。
例如，当通过第一IP块171将时钟请求信号REQ发送至第一信道管理单元115时，第一信道管理单元115可将时钟请求信号REQ发送至第一时钟门控单元114。然而，如上所述，第二IP块172不直接与第二信道管理单元126通信。
第一PLL控制器111、第一时钟MUX单元112、第一时钟划分单元113、第一时钟门控单元114和第一信道管理单元115可根据全握手方法彼此通信，并且可将时钟请求信号REQ从第一信道管理单元115一次发送至第一PLL控制器111。
当从第一PLL控制器111发送时钟应答信号ACK时，可将时钟应答信号ACK发送至第一时钟门控单元114，可根据包括在第一时钟门控单元114中的控制电路的控制停用包括在第一时钟门控单元114中的时钟门控电路，并且可将第一时钟CLK1提供至第一IP块171。
此外，第一PLL控制器111、第一时钟MUX单元112、第一时钟划分单元113、第三时钟门控单元125和第二信道管理单元126可根据全握手方法彼此通信，并且可将时钟请求信号REQ从第二信道管理单元126一次发送至第一PLL控制器111。第一时钟划分单元113可包括控制电路和时钟划分电路。包括在第一时钟划分单元113中的控制电路可包括仲裁器电路和适配器电路。
当从第一PLL控制器111发送时钟应答信号ACK时，可将时钟应答信号ACK发送至第三时钟门控单元125，可根据包括在第三时钟门控单元125中的控制电路的控制停用包括在第三时钟门控单元125中的时钟门控电路，并且可将第二时钟CLK2提供至第二IP块172。
当第一IP块171不需要第一时钟CLK1时，第一IP块171可停用时钟请求信号REQ。因此，可根据包括在第一时钟门控单元114中的控制电路的控制停用发送至第一时钟门控单元114的时钟请求信号REQ并且可执行时钟门控。
当第二IP块172不需要第二时钟CLK2时，可根据包括在SFR中的软件的控制停用时钟请求信号REQ，并且可根据包括在第三时钟门控单元125中的控制电路的控制执行时钟门控。
图8是示出根据本公开的示例性实施例的半导体装置的框图。
参照图8，根据本公开的示例性实施例的半导体装置3中的时钟管理单元110c可包括第一PLL控制器111、第一时钟MUX单元112、第一时钟划分单元113、第一时钟门控单元114、第一信道管理单元115、第三时钟门控单元125和第三信道管理单元127。根据示例性实施例，在时钟管理单元110c中可省略或重复设置这些组件中的一些。
图8示出了其中第一IP块171的操作和第二IP块172的操作彼此独立的示例性实施例。例如，无论第二IP块172是否操作，第一IP块171都操作，反之亦然，并且第一IP块171和第二IP块172可彼此独立地执行时钟请求。
第一信道管理单元115可根据全握手方法与第一时钟门控单元114通信，并且第三信道管理单元127可根据全握手方法与第三时钟门控单元125通信。
例如，当第一IP块171将时钟请求信号REQ发送至第一信道管理单元115时，第一信道管理单元115将时钟请求信号REQ发送至第一时钟门控单元114。此外，第二IP块172可将时钟请求信号REQ独立地发送至第三信道管理单元127，并且第三信道管理单元127可将时钟请求信号REQ发送至第三时钟门控单元125。
第一PLL控制器111、第一时钟MUX单元112、第一时钟划分单元113、第一时钟门控单元114和第一信道管理单元115可根据全握手方法彼此通信，并且可将时钟请求信号REQ从第一信道管理单元115一次发送至第一PLL控制器111。
当从第一PLL控制器111发送时钟应答信号ACK时，可将时钟应答信号ACK发送至第一时钟门控单元114，可根据包括在第一时钟门控单元114中的控制电路的控制停用时钟门控电路，并且可将第一时钟信号CLK1提供至第一IP块171。
此外，第一PLL控制器111、第一时钟MUX单元112、第一时钟划分单元113、第三时钟门控单元125和第三信道管理单元127可根据全握手方法彼此通信，并且可将时钟请求信号REQ从第三信道管理单元127一次发送至第一PLL控制器111。
当从第一PLL控制器111发送时钟应答信号ACK时，可将时钟应答信号ACK发送至第三时钟门控单元125，可根据包括在第三时钟门控单元125中的控制电路的控制停用包括在第三时钟门控单元125中的时钟门控电路，并且可将第二时钟CLK2提供至第二IP块172。
当第一IP块171不需要第一时钟CLK1时，第一IP块171可停用时钟请求信号REQ。因此，可根据包括在第一时钟门控单元114中的控制电路的控制停用发送至第一时钟门控单元114的时钟请求信号REQ并且可执行时钟门控。
当第二IP块172不需要第二时钟CLK2时，第二IP块172可停用时钟请求信号REQ。因此，可根据包括在第三时钟门控单元125中的控制电路的控制停用发送至第三时钟门控单元125的时钟请求信号REQ并且可执行时钟门控。
参照图8，根据示例性实施例，包括控制电路和时钟门控电路的时钟门控单元114(还称作时钟产生电路)根据全握手方法与信道管理单元115(还称作信道管理电路)通信。此外，包括控制电路和时钟门控电路的时钟门控单元125(还称作时钟产生电路)根据全握手方法与信道管理单元127(还称作信道管理电路)通信。时钟门控电路114将第一时钟输出至IP块171，并且时钟门控电路125将与第一时钟不同的第二时钟输出至IP块172。
图9A是示出根据本公开的示例性实施例的半导体装置的框图。图9B是示出根据本公开的示例性实施例的图9A的半导体装置的操作的时序图。
参照图9A和图9B，根据本公开的示例性实施例的半导体装置4中的时钟管理单元110d可包括第一PLL控制器111、第一时钟MUX单元112、第一时钟划分单元113、第一时钟门控单元114、第一信道管理单元115和第三时钟门控单元125。根据示例性实施例，在时钟管理单元110d中可省略或重复设置这些组件中的一些。
图9A和图9B示出了其中信道管理单元和作为其父的时钟门控单元按照1:n的关系彼此连接的示例性实施例。例如，图9A和图9B示出了其中多个时钟门控单元在操作中共享它们中的一个信道管理单元的示例性实施例。
根据这种构造，第二IP块172的操作依赖第一IP块171的操作，并且第二IP块172每当第一IP块171操作时操作。因此，根据示例性实施例，当第一IP块171操作时，第二IP块172具有操作的可能性。
第一信道管理单元115可根据全握手方法与第一时钟门控单元114和/或第三时钟门控单元125通信。例如，当第一IP块171将时钟请求信号REQ发送至第一信道管理单元115时，第一信道管理单元115可将时钟请求信号REQ发送至第一时钟门控单元114。
第一PLL控制器111、第一时钟MUX单元112、第一时钟划分单元113、第一时钟门控单元114和第一信道管理单元115可根据全握手方法彼此通信，并且可将时钟请求信号REQ从第一信道管理单元115一次发送至第一PLL控制器111。
当从第一PLL控制器111发送时钟应答信号ACK时，可将时钟应答信号ACK发送至第一时钟门控单元114，可根据包括在第一时钟门控单元114中的控制电路的控制停用时钟门控电路，并且可将第一时钟CLK1提供至第一IP块171。
由于第二IP块172的操作依赖第一IP块171的操作，第二IP块172不能产生时钟请求信号，并且当时钟请求信号REQ在第一IP块171中被激活时，可将第二时钟CLK2从第二时钟门控单元124提供至第二IP块172。
第一PLL控制器111、第一时钟MUX单元112、第一时钟划分单元113、第三时钟门控单元125和第一信道管理单元115可根据全握手方法彼此通信，并且可将时钟请求信号REQ从第一信道管理单元115一次发送至第一PLL控制器111。
当从第一PLL控制器111发送时钟应答信号ACK时，可将时钟应答信号ACK发送至第三时钟门控单元125，可根据包括在第三时钟门控单元125中的控制电路的控制停用包括在第三时钟门控单元125中的时钟门控电路，并且可将第二时钟CLK2提供至第二IP块172。
当第一IP块171不需要第一时钟CLK1时，第一IP块171可停用时钟请求信号REQ。因此，可根据包括在第一时钟门控单元114中的控制电路的控制停用发送至第一时钟门控单元114的时钟请求信号REQ并且可执行时钟门控。在这种情况下，也可根据包括在第三时钟门控单元125中的控制电路的控制停用发送至第三时钟门控单元125的时钟请求信号REQ并且可执行时钟门控。
图10A是示出根据本公开的示例性实施例的半导体装置的框图。图10B是示出根据本公开的示例性实施例的图10A的半导体装置的操作的时序图。
参照图10A和10B，根据本公开的示例性实施例的半导体装置5中的时钟管理单元110e可包括第一PLL控制器111、第一时钟MUX单元112、第一时钟划分单元113、第一时钟门控单元114、第一信道管理单元115和第四信道管理单元128。根据示例性实施例，在时钟管理单元110e中可省略或重复设置这些组件中的一些。
图10A和10B示出了其中信道管理单元和作为其父的时钟门控单元按照n:1的关系彼此连接的示例性实施例。例如，图10A和10B示出了其中多个信道管理单元连接至一个时钟门控单元的示例性实施例。
根据该构造，多个IP块可使用它们中的一个时钟(例如，多个IP块可共享一个时钟)。例如，所述多个IP块可使用相同的时钟，并且当存在来自所述多个IP块的时钟请求时，包括在时钟门控单元中的控制电路可执行OR操作以确定是否需要时钟。
第一信道管理单元115可根据全握手方法与第一时钟门控单元114通信，并且第四信道管理单元128可根据全握手方法与第一时钟门控单元114通信。例如，当第一IP块171将时钟请求信号REQ发送至第一信道管理单元115时，或者当第二IP块172将时钟请求信号REQ发送至第四信道管理单元128时，第一时钟门控单元114可执行OR操作。
第一PLL控制器111、第一时钟MUX单元112、第一时钟划分单元113、第一时钟门控单元114和第一信道管理单元115可根据全握手方法彼此通信，并且可将时钟请求信号REQ从第一信道管理单元115一次发送至第一PLL控制器111。
当从第一PLL控制器111发送时钟应答信号ACK时，可将时钟应答信号ACK发送至第一时钟门控单元114，可根据包括在第一时钟门控单元114中的控制电路的控制停用时钟门控电路，并且可将第一时钟CLK1提供至第一IP块171。
当第一IP块171不需要第一时钟CLK1时，第一IP块171可停用时钟请求信号REQ。因此，发送至第一时钟门控单元114的时钟请求信号REQ可被停用。在这种情况下，包括在第一时钟门控单元114中的控制电路可执行AND操作以确定是否执行时钟门控。
第一PLL控制器111、第一时钟MUX单元112、第一时钟划分单元113、第一时钟门控单元114和第四信道管理单元128可根据全握手方法彼此通信，并且可将时钟请求信号REQ从第四信道管理单元128一次发送至第一PLL控制器111。
当从第一PLL控制器111发送时钟应答信号ACK时，时钟应答信号ACK可被发送至第一时钟门控单元114，可根据包括在第一时钟门控单元114中的控制电路的控制停用时钟门控电路，并且可将第一时钟CLK1提供至第二IP块172。也就是说，提供至第一IP块171的时钟和提供至第二IP块172的时钟可相同。
根据示例性实施例，参照图10A，包括控制电路和时钟门控电路的时钟门控单元114(还称作时钟产生电路)根据全握手方法与信道管理单元115(还称作信道管理电路)通信。此外，信道管理单元128(还称作信道管理电路)根据全握手方法与时钟产生电路114通信。信道管理电路115将第一时钟请求信号发送至时钟产生电路114，并且信道管理电路128将第二时钟请求信号发送至时钟产生电路114。当第一时钟请求信号和第二时钟请求信号中的至少一个被激活时，时钟产生电路114输出时钟。
图11是示出根据本公开的示例性实施例的半导体装置的框图。
参照图11，根据本公开的示例性实施例的半导体装置6中的时钟管理单元110f可包括第一PLL控制器111、第一时钟MUX单元112、第一时钟划分单元113、第一时钟门控单元114a、第一信道管理单元115、第三时钟门控单元125、第二PLL控制器121、第二时钟MUX单元122、第二时钟划分单元123、第二时钟门控单元124和第二信道管理单元126。根据示例性实施例，在时钟管理单元110f中可省略或重复设置这些组件中的一些。
图11示出了其中信道管理单元和作为其父的时钟门控单元按照n:m的关系彼此连接的示例性实施例。也就是说，图11示出了其中上述1:n的关系和n:1的关系二者均被应用的示例性实施例。
根据本公开的示例性实施例的半导体装置6中的时钟管理单元110f的操作可与上述的那些实质相同。
图12是示出根据本公开的示例性实施例的半导体装置的框图。
参照图12，根据本公开的示例性实施例的半导体装置7中的时钟管理单元110g可包括第一PLL控制器111、第一时钟MUX单元112、第一时钟划分单元113、第一时钟门控单元114b、第一信道管理单元115、第二PLL控制器121、第二时钟MUX单元122、第二时钟划分单元123、第二时钟门控单元124、第二信道管理单元126和第五信道管理单元131。根据示例性实施例，在时钟管理单元110g中可省略或重复设置这些组件中的一些。
图12示出了其中信道管理单元和作为其父的时钟门控单元按照n:m的关系彼此连接的示例性实施例。也就是说，图12示出了其中上述1:n的关系和n:1的关系二者均被应用的示例性实施例。
根据本公开的示例性实施例的半导体装置7中的时钟管理单元110g的操作可与上述那些实质相同。
图13是示出根据本公开的示例性实施例的半导体装置的框图。
参照图13，半导体装置700可包括通过系统总线彼此连接的中央处理单元710、时钟产生器720、时钟管理单元730、RAM 740、ROM750和存储器控制单元760。振荡器OSC可布置在半导体装置700之外，以将振荡信号提供至半导体装置700。应该理解，图13所示的半导体装置700仅是示例，并且本公开不限于此。例如，在示例性实施例中，半导体装置700可包括各种其它功能块，并且振荡器OSC可设置在半导体装置700中。图13所示的半导体装置700可在半导体系统中设为应用处理器。
时钟产生器720可通过利用来自振荡器OSC的信号产生具有参考频率的参考时钟信号CLK_IN。时钟管理单元730可接收参考时钟信号CLK_IN，产生具有预定频率的操作时钟信号CLK_OUT，以及将产生的操作时钟信号CLK_OUT提供至功能块中的每一个。时钟管理单元730可包括一个或更多个主时钟控制器和从时钟控制器，并且时钟控制器中的每一个可通过利用参考时钟信号CLK_IN产生操作时钟信号CLK_OUT。
此外，在硬件方面，时钟管理单元730中的时钟控制器可通过信道连接，以管理时钟信号。此外，在硬件方面，时钟管理单元730中的时钟控制器可通过信道连接至功能块，以执行时钟请求和针对请求进行应答。
中央处理单元710可处理或执行存储在RAM 740中的代码和/或数据。例如，中央处理单元710可响应于从时钟管理单元730输出的操作时钟处理或执行代码和/或数据。中央处理单元710可实施为多核处理器。多核处理器可为具有两个或更多个独立的重要处理器的一个计算组件，并且处理器中的每一个可读取和执行程序指令。多核处理器可在实质上相同的时间驱动多个加速器。因此，包括多核处理器的数据处理系统可执行多段加速。
例如，RAM 740可在其中临时存储程序代码、数据或者指令。例如，可根据中央处理单元710的控制或者存储在ROM 750中的启动代码将存储在内部或外部存储器中的程序代码和/或数据临时存储在RAM 740中。存储器控制单元760可为用于与内部或外部存储器联系的块，并且存储器控制单元760可控制存储器的整体操作，并且还控制主机与存储器之间的一般数据交换。
图14是示出根据本公开的示例性实施例的半导体装置的框图。
图14示出了其中半导体装置800包括用于管理供应至功能块的功率的功率管理单元810的示例性实施例。功率管理单元810可被设计为管理在半导体装置800内使用的功率。
半导体装置800可包括功率管理单元810和多个功能块821和822。功能块821和822可分为主功能块821和从功能块822。为了操作主功能块821，将功率供应至主功能块821。另外，将功率供应至与主功能块821的操作关联的一个或更多个从功能块822。
主功率控制器811可通过信道与从功率控制器812和813中的每一个通信。功率管理单元810可接收输入功率Power_in，并且控制该功率以将该功率转换为适于功能块中的每一个，并且可产生输出功率Power_out。此外，功率管理单元810可根据功率请求Req提供功率或者切断供应至主功能块821或从功能块822的功率。
主功率控制器811可基于中央处理单元的代码处理在软件方面接收功率请求Req，或者在硬件方面从主功能块821接收功率请求Req。此外，主功能块821可将供电/断电指令Pwr On/Off提供至从功率控制器812和813，并且从从功率控制器812和813接收功率应答Ack On/Off。
图15是示出包括根据本公开的示例性实施例的半导体装置的半导体系统的实施例的框图。
参照图15，根据示例性实施例，一种半导体系统900可包括系统芯片(SoC)901、天线910、射频收发器920、输入装置930和显示器940。射频收发器920可通过天线910发送或接收射频信号。例如，射频收发器920可将通过天线910接收到的射频信号转换为可被SoC 901处理的信号。
因此，SoC 901可处理从射频收发器920输出的信号，并且将被处理的信号发送至显示器940。此外，射频收发器920可将从SoC 901输出的信号转换为射频信号，并且将转换后的射频信号通过天线910输出至外部装置。输入装置930可使得用于控制SoC 901的操作的控制信号或者将被SoC 901处理的数据能够被输入，并且可实施为例如定点装置(诸如触摸垫和计算机鼠标)以及键区或键盘。
图16是示出包括根据本公开的示例性实施例的半导体装置的半导体系统的实施例的框图。
参照图16，存储器系统1000可被实施为诸如固态驱动器(SSD)的数据处理装置。存储器系统1000可包括多个存储器装置1500、能够控制所述多个存储器装置1500中的每一个的数据处理操作的存储器控制器1200、诸如DRAM的易失性存储器装置1300和用于控制将在存储器控制器1200与主机1400之间发送/接收的数据存储至易失性存储器装置1300中的SoC 1100。SoC 1100可根据上述示例性实施例来实施。
本公开的示例性实施例提供了一种半导体装置，其中在SoC中限定了信道管理单元与知识产权(IP)块之间的连接关系，以使得各个时钟消费端能够被应用于半导体装置。
虽然已经参照本公开的示例性实施例具体示出和描述了本公开，但是本领域普通技术人员应该理解，在不脱离由权利要求限定的本公开的精神和范围的情况下，可在其中作出各种形式和细节上的改变。