触控显示装置的制作方法

本发明是有关于一种显示装置，特别是有关于一种具有触控功能的显示装置。

背景技术：

由于液晶显示器具有体积薄、重量轻以及低辐射的优点，故逐渐成为市场的主流。为了提高便利性，目前的显示器大多具有触控功能。已知方式是在一帧时间(frame)内，切分出多个显示期间以及多个触控检测期间，其中每一触控检测期间是位于两显示期间之间。

一般而言，在显示期间，显示器内部的控制电路产生许多时脉信号，用以控制一显示面板呈现画面。在触控检测期间，显示器内部的控制电路检测显示面板是否被触碰，并产生一检测结果。为了避免检测结果受到影响，已知的控制电路在触控检测期间停止产生时脉信号。然而，却造成其它电路内部的节点的电平发生变化，使得显示器无法呈现正确的画面。

技术实现要素：

本发明提供一种触控显示装置，包括一栅极驱动器、一数据驱动器以及一显示区域。栅极驱动器至少包括一上拉控制电路、一下拉控制电路以及一上拉输出电路。上拉控制电路用以设定一第一节点的电平为一第一电平。下拉控制电路用以设定第一节点的电平为一第二电平。第二电平小于第一电平。下拉控制电路包括一第一晶体管。第一晶体管接收一操作电压。上拉输出电路根据第一节点的电平，产生一扫描信号。数据驱动器产生至少一数据信号。显示区域根据扫描信号及数据信号显示画面。在一第一显示期间以及一第二显示期间，操作电压维持在一第一栅极电压。在一触控检测期间，操作电压维持在一第二栅极电压。第二栅极电压小于第一栅极电压。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1a为本发明的触控显示装置的示意图。

图1b为本发明的触控显示装置的另一示意图。

图2为本发明的显示面板的一可能实施例。

图3为本发明的栅极驱动器的一可能实施例。

图4为本发明的栅极驱动器的控制时序图。

图5a为本发明的移位寄存器的一可能实施例。

图5b为本发明的移位寄存器的另一可能实施例。

图5c为本发明的移位寄存器的另一可能实施例。

符号说明：

100a、100b：触控显示装置；

110a、110b、200：显示面板；

151～156：软性电路板；

160：控制电路；

120、121、122、220、300：栅极驱动器；

130、210：显示区域；

141a～146a、141b～146a、230：数据驱动器；

140、240：时序控制器；

161：影像处理器；

250：触控检测电路；

s1～sn：扫描信号；d1～dm：数据信号；

sl1～sln：扫描线；dl1～dlm：数据线；

pix：像素；stv：起始信号；

310：第一移位寄存器；320：第二移位寄存器；

sr1：第一移位信号；sr2：第二移位信号；

311：第一上拉控制电路；312：第一上拉输出电路；

313：第一下拉控制电路；314：第一下拉输出电路；

321：第二上拉控制电路；322：第二上拉输出电路；

323：第二下拉控制电路；324：第二下拉输出电路；

p1：第一节点；z1：第二节点；

p2：第三节点；z2：第四节点；

clka：第一时脉信号；clkb：第二时脉信号；

vgh：第一栅极电压；vgl：第二栅极电压；

t315：第一晶体管；t325：第二晶体管；

v1：第一电平；v2：第二电平；

v3：第三电平；vdd：操作电压；

dp1：第一显示期间；dp2：第二显示期间；

dt：触控检测期间；sdp1：第一子期间；

sdp2：第二子期间；sdp3：第三子期间；

cb：电容；t12：第三晶体管；

t9：第四晶体管；t10：第五晶体管；

t1、t2、t3、t4、t5、t6：晶体管。

具体实施方式

为让本发明的目的、特征和优点能更明显易懂，下文特举出实施例，并配合所附图式，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置是为说明之用，并非用以限制本发明。另外，实施例中图式标号的部分重复，是为了简化说明，并非意指不同实施例之间的关联性。

图1a为本发明的触控显示装置的示意图。如图所示，触控显示装置100a包括一显示面板110a、软性电路板(fpc)151～156以及一控制电路160。软性电路板151～156耦接于显示面板110a与控制电路160之间，用以传送控制电路160所产生的控制信号予显示面板110a。为方便说明，图1a显示软性电路板151～156，但并非用以限制本发明。在其它实施例中，触控显示装置100a具有更多或更少的软性电路板。另外，触控显示装置100a可能为软性显示器。

显示面板110a具有栅极驱动器(gatedriver)121及122、一显示区域130、一时序控制器(timingcontroller)140、数据驱动器(datadriver)141a～146a。栅极驱动器121设置于显示区域130的左侧，并且栅极驱动器122设置于显示区域130的右侧，但并非用以限制本发明。在另一可能实施例中，显示面板110a具有单一或更多的栅极驱动器。

数据驱动器141a～146a设置于显示区域130的下侧，但并非用以限制本发明。在其它实施例中，数据驱动器141a～146a分别设置于软性电路板151～156上。本发明并不限定数据驱动141a～146a的数量。在一些实施例中，显示面板110a具有更多或更少的数据驱动器。

时序控制器140用以触发并控制栅极驱动器121、122及数据驱动器141a～146a。在一可能实施例中，时序控制器140整合于数据驱动器141a～146a的每一者中，换句话说，每一数据驱动器具有一时序控制器。在其他实施例中，时序控制器140也可和数据驱动器为分开设置。在本实施例中，控制电路160至少具有一影像处理器161，用以产生多个影像信号予显示面板110a。在其它实施例中，影像处理器161设置于显示面板110a中。另外，栅极驱动器、数据驱动器、时序控制器的位置并没有限制，可设置在显示面板110a之内，也可设置在显示面板110a之外。

图1b为本发明的触控显示装置的另一示意图。触控显示装置100b包括一显示面板110b、软性电路板151～156以及一控制电路160。在本实施例中，显示面板110b具有单一栅极驱动器120。栅极驱动器120设置于显示区域130的左侧，但并非用以限制本发明。在另一可能实施例中，栅极驱动器120设置于显示区域130的右侧。本发明并不限定栅极驱动器的数量。在其它实施例中，显示面板110b具有更多的栅极驱动器。

软性电路板151～156耦接于显示面板110b与控制电路160之间，并分别具有一数据驱动器。举例而言，软性电路板151具有一数据驱动器141b，并且软性电路板152具有一数据驱动器142b。在其它实施例中，数据驱动器141b～146b设置于显示面板110b之中。本发明并不限定数据驱动器的数量。在其它实施例中，触控显示装置100b具有更多或更少的数据驱动器。在一可能实施例中，数据驱动器141b～146b的每一者具有一时序控制器(未显示)。在此例中，显示面板110b更具有一时序控制器(未显示)，用以触发栅极驱动器120，但并非用以限制本发明。在其它实施例中，栅极驱动器120是由数据驱动器141b内部的时序控所控制。

图2为本发明的显示面板的方块示意图。如图所示，显示面板200包括一显示区域210、一栅极驱动器220、一数据驱动器230、一时序控制器240以及一触控检测电路250。栅极驱动器220用以产生扫描信号s1～sn。数据驱动器230用以产生数据信号d1～dm。

显示区域210根据扫描信号s1～sn及数据信号d1～dm显示画面。在本实施例中，显示区域210具有扫描线sl1～sln、数据线dl1～dlm以及多个像素pix。每一像素pix耦接一扫描线以及一数据线。每一像素pix根据相对应的扫描信号，接收相对应的数据信号，并根据相对应的数据信号而发光。本发明并不限定每一像素pix的结构。在一可能实施例中，每一像素pix至少具有一液晶成分(liquidcrystal)、一有机发光二极管(organiclightemittingdiode；oled)或是一微发光二极管(microled)。

时序控制器240产生控制信号(未显示)，用以控制栅极驱动器220及数据驱动器230产生扫描信号s1～sn及数据信号d1～dm。在一可能实施例中，时序控制器240整合于数据驱动器230中。触控检测电路250检测显示区域210是否被触碰，用以产生一触控检测结果。在一可能实施例中，触控检测电路250将检测结果提供予数据驱动器230。在另一可能实施例中，触控检测电路250整合于数据驱动器230中。在其它实施例中，触控检测电路250也受控于时序控制器240。在一些实施例中，时序控制器240与触控检测电路250整合于数据驱动器230中。

在本实施例中，栅极驱动器220包括多个移位寄存器(shiftregister)。每一移位寄存器产生一移位信号。在一可能实施例中，每一级的移位寄存器根据前一级的移位寄存器的移位信号产生一移位信号，其中，第一级的移位寄存器根据一起始信号产生一移位信号。在此例中，每一移位信号作为扫描信号s1～sn的一者。

图3为本发明的移位寄存器的一可能实施例。在本实施例中，栅极驱动器300包括一第一移位寄存器310及一第二移位寄存器320，但并非用以限制本发明。在其它实施例中，栅极驱动器300具有更多的移位寄存器。第一移位寄存器310根据一起始信号stv产生一第一移位信号sr1。第二移位寄存器320串联第一移位寄存器310，并根据第一移位信号sr1产生一第二移位信号sr2。在一可能实例中，第一移位信号sr1作为一第一扫描信号，如s1，第二移位信号sr2作为一第二扫描信号，如s2。

第一移位寄存器310包括一第一上拉控制电路311、一第一上拉输出电路312、一第一下拉控制电路313以及一第一下拉输出电路314。第一上拉控制电路311耦接第一上拉输出电路312以及第一下拉控制电路313，并上拉一第一节点p1的电平至一第一电平，如高电平。在本实施例中，第一上拉控制电路311根据起始信号stv，将第一节点p1的电平设定为第一电平。

第一上拉输出电路312根据第一节点p1的电平，产生一第一移位信号sr1。在一可能实施例中，第一移位信号sr1是作为一第一扫描信号，如s1。在本实施例中，第一上拉输出电路312接收一第一时脉信号clka。当第一节点p1的电平为一高电平时，第一上拉输出电路312根据第一时脉信号clka产生第一移位信号sr1。

第一下拉控制电路313耦接第一上拉控制电路311及一第二节点z1，并接收一第二时脉信号clkb、一操作电压vdd以及一第二栅极电压vgl。在一可能实施例中，第二时脉信号clkb反相于第一时脉信号clka。在另一可能实施例中，第一时脉信号clka及第二时脉信号clkb是由同一时序控制器所产生。在其它实施例中，第二栅极电压vgl为负值。

在本实施例中，第一下拉控制电路313根据第二时脉信号clkb将第一节点p1的电平下拉至一第二电平。第二电平为一低电平，低于第一电平。另外，第一下拉控制电路313设定第二节点z1的电平，用以将第一节点p1的电平维持在第二电平。如图所示，第一下拉控制电路313包括一第一晶体管t315。第一晶体管t315的栅极与漏极接收操作电压vdd。因此，第一晶体管t315为一二极管形式的晶体管(diodeconnectedtransistor)。第一晶体管t315的源极耦接第二节点z1。当操作电压vdd等于一第一栅极电压vgh(正值)时，第二节点z1的电平等于一高电平。相反地，当操作电压vdd等于第二栅极电压vgl时，第二节点z1的电平等于一低电平。

第一下拉输出电路314耦接第一上拉输出电路312及第二节点z1，并接收第二栅极电压vgl。在本实施例中，第一下拉输出电路314根据第二节点z1的电平，设定第一移位信号sr1的电平。在本实施例中，第一下拉输出电路314令第一移位信号sr1等于第二栅极电压vgl。

第二移位寄存器320包括一第二上拉控制电路321、一第二上拉输出电路322、一第二下拉控制电路323以及一第二下拉输出电路324。第二上拉控制电路321耦接第二上拉输出电路322以及第二下拉控制电路323。在本实施例中，第二上拉控制电路321根据第一移位信号sr1，设定一第三节点p2的电平为第一电平，如高电平。

第二上拉输出电路322根据第三节点p2的电平，产生第二移位信号sr2。在一可能实施例中，第二移位信号sr2作为一第二扫描信号，如s2。在本实施例中，第二上拉输出电路322接收第二时脉信号clkb，并根据第三节点p2的电平以及第二时脉信号clkb，产生第二移位信号sr2。

第二下拉控制电路323耦接第二上拉控制电路321及第四节点z2。如图所示，第二下拉控制电路323接收第一时脉信号clka、操作电压vdd以及第二栅极电压vgl。在本实施例中，第二下拉控制电路323根据第一时脉信号clka将第三节点p2的电平设定成第二电平。另外，第二下拉控制电路323根据操作电压vdd设定第四节点z2的电平，用以将第三节点p2的电平维持在第二电平。在本实施例中，第二下拉控制电路323包括一第二晶体管t325。第二晶体管t325的栅极与漏极接收操作电压vdd。因此，第二晶体管t325为一二极管形式的晶体管。第二晶体管t325的源极耦接第四节点z2。当操作电压vdd等于第一栅极电压vgh时，第四节点z2的电平等于一高电平。相反地，当操作电压vdd等于第二栅极电压vgl时，第四节点z2的电平等于一低电平。

第二下拉输出电路324耦接第二上拉输出电路322及第四节点z2，并接收第二栅极电压vgl。在本实施例中，第二下拉输出电路324根据第四节点z2的电平，设定第二移位信号sr2的电平。在本实施例中，第二下拉输出电路324令第二移位信号sr2等于第二栅极电压vgl。

在本实施例中，奇数级的移位寄存器(如310)的上拉输出电路(如312)是接收第一时脉信号clka，而偶数级的移位寄存器(如320)的上拉输出电路(如322)是接收第二时脉信号clkb。另外，奇数级的移位寄存器(如310)的下拉控制电路(如313)是接收第二时脉信号clkb，而偶数级的移位寄存器(如320)的下拉控制电路(如323)是接收第一时脉信号clka。

当栅极驱动器300操作于一显示模式时，第一移位寄存器310及第二移位寄存器320分别产生第一移位信号sr1及第二移位信号sr2。当栅极驱动器300操作于一触控检测模式时，第一移位寄存器310及第二移位寄存器320停止产生移位信号sr1及移位信号sr2。此时，时序控制器240停止提供第一时脉信号clka及第二时脉信号clkb。在触控检测模式下，当操作电压vdd等于第一栅极电极vgh时，由于第一晶体管t315及第二晶体管t325导通，故第二节点z1及第四节点z2的电平为高电平。当第二节点z1及第四节点z2的电平为高电平时，可能导通两放电路径(未显示)，因而，拉低了第一节点p1及第三节点p2的电平，使得第一节点p1及第三节点p2的电平为低电平。当栅极驱动器300离开触控检测模式进入显示模式时，由于第一节点p1及第三节点p2的电平为低电平，可能造成第一移位寄存器310或第二移位寄存器320无法产生正确的移位信号sr1或sr2。因而，造成栅极驱动器300无法提供正确的扫描信号。

为解决上述问题，当栅极驱动器300操作于触控检测模式时，时序控制器240设定操作电压vdd等于第二栅极电压vgl。由于第一晶体管t315及第二晶体管t325不导通，故第一节点p1及第三节点p2的电平不会被下拉至第二电平(如低电平)。因此，当栅极驱动器300从触控检测模式进入显示模式时，第一移位寄存器310及第二移位寄存器320可产生正确的移位信号。

图4为本发明的栅极驱动器300的控制时序图。请配合本案图3，在一第一显示期间dp1以及一第二显示期间dp2，时序控制器240将操作电压vdd维持在一第一栅极电压vgh。此时，时序控制器240也提供第一时脉信号clka及第二时脉信号clkb予栅极驱动器300。在本实施例中，第一时脉信号clka反相于第二时脉信号clkb。

在一触控检测期间dt，时序控制器240停止提供第一时脉信号clka及第二时脉信号clkb予栅极驱动器300。因此，第一时脉信号clka及第二时脉信号clkb等于第二栅极电压vgl。另外，时序控制器240设定操作电压vdd等于第二栅极电压vgl。由于栅极驱动器300里的第二节点z1及第四节点z2的电平等于第二电平v2，故第一节点p1及第三节点p2的电平不会被下拉至低电平。当栅极驱动器300进入第二显示期间dp2时，栅极驱动器300可提供正确的扫描信号，如s1及s2。在本实施例中，触控检测期间dt位于第一显示期间dp1与第二显示期间dp2之间。在触控检测期间dt，图2的触控检测电路250检测显示区域210是否被触碰。在第一显示期间dp1及第二显示期间dp2，触控检测电路250停止动作。

在本实施例中，第一显示期间dp1包括一第一子期间sdp1、一第二子期间sdp2以及一第三子期间sdp3。在第三子期间sdp3，起始信号stv、第一时脉信号clka、第二时脉信号clkb、第一移位信号sr1、第二移位信号sr2、第一节点p1的电平、第三节点p2的电平均为低电平。另外，操作电压vdd等于第一栅极电压vgh。因此，第二节点z1及第四节点z2的电平等于第一栅极电压vgh。

在第一子期间sdp1，起始信号stv为高电平，故第一上拉控制电路311设定第一节点p1的电平为第一电平v1。因此，第一上拉输出电路312根据第一时脉信号clka产生第一移位信号sr1。在此例中，由于时序控制器240设定第一时脉信号clka等于第二栅极电压vgl，故第一移位信号sr1为第二电平v2。另外，在本实施例中，第一节点p1与第二节点z1的电平互为反相。由于第一节点p1的电平为第一电平v1，故第二节点z1的电平等于第二栅极电压vgl。再者，由于第二移位寄存器320尚未接收到高电平的第一移位信号sr1，故第三节点p2的电平为第二电平v2，并且第四节点z2的电平等于第一栅极电压vgh。

另外，由于起始信号stv在第一子期间sdp1为高电平，故时序控制器240在第二子期间sdp2，才开始产生第一时脉信号clka及第二时脉信号clkb。在本实施例中，在第一子期间sdp1及第三子期间sdp3，第一时脉信号clka及第二时脉信号clkb均为低电平。

在第二子期间sdp2，时序控制器240设定第一时脉信号clka等于第一栅极电压vgh。此时，由于耦合效应(couplingeffect)，第一节点p1的电平增加至一第三电平v3。在本实施例中，第三电平v3大于第一电平v1。由于第一节点p1的电平为第三电平v3，故第一上拉输出电路312根据第一时脉信号clka产生第一移位信号sr1。在此例中，由于时序控制器240设定第一时脉信号clka等于第一栅极电压vgh，故第一移位信号sr1为第一电平v1。另外，由于第一节点p1的电平为第三电平v3，故第二节点z1的电平仍等于第二栅极电压vgl。

在第二子期间sdp2，由于第一移位信号sr1为第一电平v1，故触发第二移位寄存器320。因此，第三节点p2的电平为第一电平v1。由于第三节点p2与第四节点z2的电平互为反相，故第四节点z2的电平等于第二栅极电压vgl。另外，由于第三节点p2的电平为第一电平v1，故第二上拉输出电路322根据第二时脉信号clkb产生第二移位信号sr2。在此例中，由于第二时脉信号clkb等于第二栅极电压vgl，故第二移位信号sr2为第二电平v2。

在触控检测期间dt，时序控制器240停止产生第一时脉信号clka及第二时脉信号clkb。因此，第一时脉信号clka及第二时脉信号clkb等于第二栅极电压vgl。在本实施例中，在触控检测期间dt，操作电压vdd等于第二栅极电压vgl，故第二节点z1及第四节点z2的电平等于第二栅极电压vgl。此时，第一节点p1维持在第三电平v3，并且第三节点p2维持在第一电平v1。在其它实施例中，第一节点p1及第三节点p2的电平可能因漏电而逐渐下降。在此例中，第一节点p1及第三节点p2在触控检测期间dt的电平可能约略小于在第二子期间sdp2的电平。

第二显示期间dp2包括一第四子期间sdp4、一第五子期间sdp5以及一第六子期间sdp6。在第四子期间sdp4，操作电压vdd等于第一栅极电压vgh。由于第二时脉信号clkb等于第一栅极电压vgh，故第一下拉控制电路313将第一节点p1的电平下拉至第二电平v2。由于第一节点p1与第二节点z1的电平互为反相，故第二节点z1的电平等于第一栅极电压vgh。因此，第一下拉输出电路314设定第一移位信号sr1为第二电平v2。另外，由于第二时脉信号clkb等于第一栅极电压vgh，故第三节点p2的电平等于第三电平v3。由于第三节点p2与第四节点z2的电平互为反相，故第四节点z2的电平等于第二栅极电压vgl。再者，由于第三节点p2的电平为第三电平v3，故第二上拉输出电路322根据第二时脉信号clkb产生第二移位信号sr2。由于第二时脉信号clkb等于第一栅极电压vgh，故第二移位信号sr2为第一电平v1。

在第五子期间sdp5，由于第一时脉信号clka等于第一栅极电压vgh，故第二下拉控制电路323设定第三节点p2的电平为第二电平v2。由于操作电压vdd等于第一栅极电压vgh，故第四节点z2的电平等于第一栅极电压vgh。因此，第二下拉输出电路324设定第二移位信号sr2为第二电平v2。此时，第一移位信号sr1及第一节点p1的电平维持在第二电平v2，并且第二节点z1的电平等于第一栅极电压vgh。

在第六子期间sdp6，第三移位寄存器(未显示)根据第二移位信号sr2而动作。由于第三移位寄存器的动作原理与第一移位寄存器310相同，故不再赘述。

图5a为本发明的移位寄存器的一可能实施例。由于第一移位寄存器310与第二移位寄存器320的内部电路架构相同，故图5a显示移位寄存器310。在本实施例中，第一上拉控制电路311包括一晶体管t4。晶体管t4的栅极与漏极接收一起始信号stv。因此，晶体管t4称为二极管形式的晶体管。另外，晶体管t4的源极耦接第一节点p1。当起始信号stv为高电平时，第一节点p1为高电平。

第一上拉输出电路312包括一晶体管t1以及一电容cb。晶体管t1的栅极耦接第一节点p1。晶体管t1的漏极接收第一时脉信号clka。晶体管t1的源极输出第一移位信号sr1。电容cb耦接于晶体管t1的栅极与源极之间。当第一节点p1为高电平(如第一电平v1或第三电平v3)时，晶体管t1根据第一时脉信号clka产生第一移位信号sr1。在本实施例中，由于第一移位寄存器310为奇数级的移位寄存器，故晶体管t1是接收第一时脉信号clka。然而，偶数级的移位寄存器(如320)的晶体管t1是接收第二时脉信号clkb。

第一下拉控制电路313包括第一晶体管t315、一第三晶体管t12、一第四晶体管t9以及一第五晶体管t10。第一晶体管t315的栅极与漏极接收操作电压vdd。第一晶体管t315的源极耦接第二节点z1。第三晶体管t12的栅极耦接第一节点p1。第三晶体管t12的漏极与第一晶体管t315的源极共同耦接第二节点z1。第三晶体管t12的源极接收第二栅极电压vgl。第五晶体管t10的栅极耦接第二节点z1。第五晶体管t10的漏极耦接第一节点p1。第五晶体管t10的源极接收第二栅极电压vgl。第四晶体管t9的栅极接收第二时脉信号clkb。第四晶体管t9的漏极耦接第一节点p1。第四晶体管t9的源极接收第二栅极电压vgl。在本实施例中，由于第一移位寄存器310为奇数级的移位寄存器，故第四晶体管t9是接收第二时脉信号clkb。然而，偶数级的移位寄存器(如320)的第四晶体管t9是接收第一时脉信号clka。

当第一节点p1为高电平时，第三晶体管t12导通。因此，第二节点z1的电平应该等于一低电平，如第二栅极电压vgl。然而，由于第一晶体管t315与第三晶体管t12同时导通，故第二节点z1的电平略高于第二栅极电压vgl。在触控检测期间dt，如果第二节点z1的电平不等于第二栅极电压vgl时，第五晶体管t10可能被导通，因而将第一节点p1的电平下拉至一低电平，如第二栅极电压vgl。

为避免第一节点p1的电平被下拉至低电平，在触控检测期间dt，操作电压vdd等于第二栅极电压vgl，故可控制第二节点z1为低电平(如第二栅极电压vgl)，使得第一节点p1维持在高电平。当第一移位寄存器310离开触控检测模式进入显示模式时，由于第一节点p1的电平维持在高电平，故晶体管t1可根据第一时脉信号clka产生第一移位信号sr1。

在显示模式下，当第二时脉信号clkb为高电平时，第四晶体管t9被导通，用以将第一节点p1的电平下拉至低电平。由于第三晶体管t12不导通并且操作电压vdd等于第一栅极电压vgh，故第二节点z1为高电平。因此，第五晶体管t10被导通。此时。第一节点p1的电平维持在低电平。

第一下拉输出电路314包括一晶体管t5。晶体管t5的栅极耦接第二节点z1。晶体管t5的漏极耦接晶体管t1的源极。晶体管t5的源极接收第二栅极电压vgl。当第二节点z1为高电平时，晶体管t5被导通，用以将第一移位信号sr1下拉至低电平。此时，第一移位信号sr1等于第二栅极电压vgl。

图5b为本发明的移位寄存器的另一可能实施例。图5b相似图5a，不同之处在于图5b的第一上拉控制电路311包括一晶体管t6。晶体管t6的栅极接收起始信号stv。晶体管t6的漏极接收第一栅极电压vgh。晶体管t6的源极耦接第一节点p1。在本实施例中，当起始信号stv为高电平时，晶体管t6被导通，用以设定第一节点p1为一高电平。在此例中，第一节点p1的电平等于第一栅极电压vgh。

图5c为本发明的移位寄存器的另一可能实施例。图5c相似图5a，不同之处在于图5c的第一下拉控制电路313包括一第一晶体管t315、一第三晶体管t12、一第四晶体管t9、一第五晶体管t10、一晶体管t2及一晶体管t3。在本实施例中，第一晶体管t315与第三晶体管t12并未耦接第二节点z1。

如图所示，晶体管t2的栅极耦接第一晶体管t315的源极。晶体管t2的漏极接收操作电压vdd。晶体管t2的源极耦接第二节点z1。晶体管t3的栅极耦接第三晶体管t12的栅极以及第一节点p1。晶体管t3的漏极耦接第二节点z1及第五晶体管t10的栅极。晶体管t3的源极接收第二栅极电压vgl。

举例而言，假设在一特定显示模式下，第一移位寄存器310需触发第一移位信号sr1，如令第一移位信号sr1为高电平。在该特定显示模式前的触控检测模式中，操作电压vdd等于第二栅极电压vgl，故第二节点z1等于第二栅极电压vgl。此时，第五晶体管t10完全关闭，使得第一节点p1的电平维持在高电平。当第一移位寄存器310离开触控检测模式进入该特定显示模式时，由于第一节点p1的电平维持在高电平，故第一上拉输出电路312可根据第一时脉信号clka产生第一移位信号sr1。

除非另作定义，在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中具有通常知识者的一般理解。此外，除非明白表示，词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。