1.一种数字滤波器,其特征在于,包括:
控制模块,至少用于存储输入信号数据的存取地址、滤波器系数地址;
串行连接的M个DPRAM模块,其中,所述M个DPRAM模块中的第一DPRAM模块与所述控制模块连接,至少用于接收所述输入信号数据;
多个第一加法器模块,其中,一个第一加法器模块连接所述M个DPRAM模块中处于对称位置的两个DPRAM模块;
多个乘法器模块,其中,一个乘法器模块与一个第一加法器模块连接,所述乘法器模块的个数与数字滤波器阶数、每个乘法器复用次数相关,所述每个乘法器模块的复用次数与数字滤波器时钟、数字滤波器的通道模式对应的通道数和所述输入信号数据的采样率相关,所述通道数由输入数据流对应的带宽组合确定;
多个存储模块,其中,一个存储模块与一个乘法器模块连接,用于存储滤波器系数,每个存储模块存储的滤波器系数的个数由所述乘法器模块的复用次数确定;
多个第二加法器模块,与所述多个乘法器模块连接;
延时模块,用于所述数字滤波器的延时。
2.如权利要求1所述的数字滤波器,其特征在于,若所述数字滤波器的通道模式为单通道模式,则所述单通道的输入采样率为F;或,
若所述数字滤波器的通道模式为双通道模式,则所述双通道中每个通道的输入采样率为F/2;或,
若所述数字滤波器的通道模式为三通道模式,则所述三通道中一个通道的输入采样率为F/2、另两个通道中每个通道的输入采样率为F/4;或,
若所述数字滤波器的通道模式为四通道模式,则所述四通道中每个通道的输入采样率为F/4。
3.如权利要求2所述的数字滤波器,其特征在于,所述输入数据流对应的带宽组合包括5MHz、10MHz、15MHz、20MHz中的至少一项。
4.一种数据处理方法,应用于数字滤波器,其特征在于,所述数字滤波器包括依次连接的M个双端口随机存储器DPRAM,所述M为大于等于2的整数,所述方法包括:
在获取输入数据流包括的N个输入信号数据中的第j个输入信号数据时,基于预设带宽配置模式从所述M个DPRAM中读取在所述第j个输入信号数据之前接收的多个输入信号数据,其中,所述预设带宽配置模式与所述输入数据流对应的至少两种带宽相关、用于指示每个输入信号数据在所述DPRAM内的存取地址,N为大于等于1的整数,j为小于等于N的整数;
基于预设规则对所述第j个输入信号数据及所述多个输入信号数据进行处理,获得多个输出信号分量,其中,所述预设规则为:将所述M个DPRAM中处于对称位置的两个DPRAM中具有相同滤波器系数的输入信号数据的输入值相加后,与相应的所述滤波器系数相乘;
基于所述多个输出信号分量,确定并输出与所述第j个输入信号数据对应的输出信号。
5.如权利要求4所述的方法,其特征在于,获取输入数据流包括的N个输入信号数据中每个输入信号数据的获取规则为:每间隔预设个数的时钟获取并顺序存储一个输入信号数据,其中,所述预设个数由通道数和相应输入信号数据的采样率确定,所述通道数由所述输入数据流对应的带宽组合确定,每种带宽组合的总带宽相等。
6.如权利要求4或5所述的方法,其特征在于,所述基于预设带宽配置模式从所述M个DPRAM中读取在所述第j个输入信号数据之前接收的多个输入信号数据,包括:
基于所述预设带宽配置模式从所述第(1+n)个DPRAM中倒序读取与所述第j个输入信号数据处于同一带宽的第一组输入信号数据时,且从第(M-n)个DPRAM中顺序读取与所述第j个输入信号数据处于同一带宽的第二组输入信号数据,其中,所述倒序读取的顺序与所述预设带宽配置模式对应的存储顺序相反,所述顺序读取的顺序与所述存储顺序相同,所述第(1+n)个DPRAM与所述第(M-n)个DPRAM处于对称位置,所述n依次取0到(M-1)的整数;
由多个所述第一组输入信号数据和多个所述第二组输入信号数据构成所述多个输入信号数据。
7.如权利要求6所述的方法,其特征在于,所述基于预设规则对所述第j个输入信号数据及所述多个输入信号数据进行处理,获得多个输出信号分量,包括:
将所述第j个输入信号数据、多个所述第一组输入信号数据和多个所述第二组输入信号数据中具有相同滤波器系数的输入信号数据的输入值相加,并与相应的所述滤波器系数相乘,获得多个输出信号分量。
8.如权利要求7所述的方法,其特征在于,所述基于所述多个输出信号分量,确定与所述第j个输入信号数据对应的输出信号,包括:
对所述多个输出信号分量进行累加,确定与所述第j个输入信号数据对应的输出信号。
9.一种数字滤波器,其特征在于,所述数字滤波器包括:
依次连接的M个双端口随机存储器DPRAM,所述M为大于等于2的整数;
获取模块,用于在获取输入数据流包括的N个输入信号数据中的第j个输入信号数据时,基于预设带宽配置模式从所述M个DPRAM中读取在所述第j个输入信号数据之前接收的多个输入信号数据,其中,所述预设带宽配置模式与所述输入数据流对应的至少两种带宽相关、用于指示每个输入信号数据在所述DPRAM内的存取地址,N为大于等于1的整数,j为小于等于N的整数;
处理模块,用于基于预设规则对所述第j个输入信号数据及所述多个输入信号数据进行处理,获得多个输出信号分量,其中,所述预设规则为:将所述M个DPRAM中处于对称位置的两个DPRAM中具有相同滤波器系数的输入信号数据的输入值相加后,与相应的所述滤波器系数相乘;
输出模块,用于基于所述多个输出信号分量,确定并输出与所述第j个输入信号数据对应的输出信号。
10.如权利要求9所述的数字滤波器,其特征在于,所述获取模块获取输入数据流包括的N个输入信号数据中每个输入信号数据的获取规则为:每间隔预设个数的时钟clock获取并顺序存储一个输入信号数据,其中,所述预设个数由通道数和相应输入信号数据的采样率确定,所述通道数由所述输入数据流对应的带宽组合确定,每种带宽组合的总带宽相等。
11.如权利要求9或10所述的数字滤波器,其特征在于,所述获取模块用于:
基于所述预设带宽配置模式存储顺序从所述第(1+n)个DPRAM中倒序读取与所述第j个输入信号数据处于同一带宽的第一组输入信号数据,且从第(M-n)个DPRAM中顺序读取与所述第j个输入信号数据处于同一带宽的第二组输入信号数据,其中,所述倒序读取的顺序与所述预设带宽配置模式对应的存储顺序相反,所述顺序读取的顺序与所述存储顺序相同,所述第(1+n)个DPRAM与所述第(M-n)个DPRAM处于对称位置,所述n依次取0到(M-1)的整数;
由多个所述第一组输入信号数据和多个所述第二组输入信号数据构成所述多个输入信号数据。
12.如权利要求11所述的数字滤波器,其特征在于,所述处理模块具体用于:
将所述第j个输入信号数据、多个所述第一组输入信号数据和多个所述第二组输入信号数据中具有相同滤波器系数的输入信号数据的输入值相加,并与相应的所述滤波器系数相乘,获得多个输出信号分量。
13.如权利要求12所述的数字滤波器,其特征在于,所述输出模块具体用于:
对所述多个输出信号分量进行累加,确定与所述第j个输入信号数据对应的输出信号。
14.一种计算机装置,其特征在于,所述计算机装置包括:
至少一个处理器,以及
与所述至少一个处理器通信连接的存储器、通信接口;
其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述至少一个处理器通过执行所述存储器存储的指令,利用所述通信接口执行如权利要求4-8中任一项所述的方法。
15.一种计算机可读存储介质,其特征在于:
所述计算机可读存储介质存储有计算机指令,当所述计算机指令在计算机上运行时,使得计算机执行如权利要求4-8中任一项所述的方法。