时钟发生器的制作方法

本申请要求2016年1月15日提交的由Martin PODZEMNY发明的名称为“RING OSCILLATOR WITH OPPOSED VOLTAGE RAMPS AND LATCH STATE”(具有对立的电压斜坡和锁存状态的环形振荡器)的美国临时申请No.62/279120的优先权，该临时申请以引用方式并入本文，并据此要求该申请的共同主题的优先权。

技术领域

本实用新型涉及一种时钟发生电路，更具体地，涉及一种功耗低且温度依赖性低的可调节时钟发生电路。

背景技术：

半导体器件在现代电子产品中很常见。电子部件中半导体器件的数量和密度各不相同。分立半导体器件通常含有一种类型的电子部件，例如，发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器以及功率金属氧化物半导体场效应晶体管(MOSFET)。集成半导体器件通常包括数百至数百万的电子部件。集成半导体器件的示例包括微控制器、微处理器和各种信号处理电路。

半导体器件执行多种不同功能，诸如信号处理、高速运算、传输并接收电磁信号、控制电子器件、将太阳光转换成电力以及为电视机显示器生成可视图像。半导体器件存在于娱乐、通信、电源转换、网络、计算机以及消费品领域。半导体器件还存在于军事应用、航空、汽车、工业控制器以及办公设备领域。

图1示出了电子器件50，其具有芯片载体衬底或印刷电路板(PCB) 52，该印刷电路板具有安装在PCB的表面上的多个半导体封装。电子器件50可具有一种类型的半导体封装或多种类型的半导体封装，具体取决于应用。出于举例说明的目的，图1中示出了不同类型的半导体封装。

电子器件50可为独立式系统，其使用半导体封装来执行一种或多种电气功能。或者，电子器件50可为较大系统的子部件。例如，电子器件 50可为平板计算机、蜂窝电话、数字相机或其他电子设备的一部分。电子器件50也可以是被插入到个人计算机的图形卡、网络接口卡或其他扩展卡。半导体封装可包括微处理器、存储器、专用集成电路(ASIC)、可编程逻辑电路、模拟电路、射频(RF)电路、分立器件或其他半导体裸片或电子部件。

在图1中，PCB 52提供了常规衬底，用于安装在PCB上的半导体封装的结构支撑和电气互连。导电信号迹线54通过使用蒸镀、电解电镀、化学镀、丝网印刷或其他合适的金属沉积工艺，形成于PCB 52的表面上方，或形成于PCB 52的层内。信号线54提供每一半导体封装、安装部件和其他外部系统部件间的电通信。线54还为每一半导体封装提供电源和接地连接。在半导体封装之间经由迹线54来传输时钟信号。

在一些实施方案中，半导体器件具有两级封装。一级封装是用于将半导体管芯机械地和电气地附接到中间衬底的技术。二级封装涉及将中间衬底机械地和电气地附接到PCB。在其他实施方案中，半导体器件可仅具有一级封装，其中管芯直接被机械地和电气地安装到PCB。

出于举例说明的目的，在PCB 52上示出了若干种类型的一级封装，包括焊丝封装56和倒装芯片58。另外，还示出安装在PCB 52上的若干种类型的二级封装，该二级封装包括球栅阵列(BGA)60、凸块芯片载体 (BCC)62、矩栅阵列(LGA)66、多芯片模块(MCM)68、无引线四方扁平封装(QFN)70、四方扁平封装72、嵌入式晶圆级球栅阵列(eWLB)74和晶圆级芯片尺寸封装(WLCSP)76。根据系统要求，配置有一级封装样式和二级封装样式的任何组合的半导体封装的任何组合，以及其他电子部件，均可连接到PCB 52。在一些实施方案中，电子器件50包括单个附接的半导体封装，而其他实施方案需要多个互连的封装。通过在单个衬底上方合并一个或多个半导体封装，制造商可将预制的部件整合到电子器件和电子系统中。因为半导体封装包括高度发达的功能，所以可使用较便宜的部件和流水线化的制造工艺来制造电子器件。所得到的器件不太容易出故障并且制造成本较低，从而使得消费者花费较低。

电子器件50的制造商向每个半导体封装提供时钟信号，以操作每个封装内的同步逻辑元件。半导体封装的数字电路包括在时钟信号的边沿上运行的触发器或锁存器。二进制数字值是逻辑0或逻辑1。时钟信号在逻辑0和逻辑1之间快速波动。当时钟信号从逻辑0跃变为逻辑1时，该跃变是时钟信号的上升沿。当时钟信号从逻辑1跃变为逻辑0时，该跃变是时钟信号的下降沿。逻辑1通常是电压V_DD或是用于给电子器件供电的其他电压节点。逻辑0通常是接地电压节点或零伏特。

在电子器件50的许多实施方案中，该电子器件能够进入低功率睡眠状态。当电子器件50处于低功率状态时，该时钟信号仍然用于某些功能，包括允许电子器件从睡眠状态唤醒。因此，电子部件制造商希望降低时钟发生电路的功耗。降低电子器件睡眠时运行的时钟的功耗会增加在电池两次充电之间电池给器件供电所持续的时间量。

此外，许多电子器件50是在环境温度可能大范围变化的状况下的。电子产品制造商期望有一种不随温度变化而发生显著变化的时钟信号发生电路。

技术实现要素：

需要发明一种功耗低且温度依赖性低的可调节时钟发生电路。

因此，在一个实施方案中，本公开是一种时钟发生器，其特征在于包括：第一电容器；电流源；电压节点；第一开关，所述第一开关耦接在所述第一电容器和所述电流源之间；第二开关，所述第二开关耦接在所述第一电容器和所述电压节点之间；以及第一比较器，所述第一比较器包括耦接到所述第一电容器的所述第一比较器的第一输入端，以及耦接到所述第一开关的控制端子和所述第二开关的控制端子的所述第一比较器的输出端。

在一个实施方案中，所述的时钟发生器其特征在于还包括耦接到所述第一比较器的所述输出端的异或门。

在一个实施方案中，所述的时钟发生器其特征在于所述第一开关和所述第二开关包括金属氧化物半导体场效应晶体管。

在一个实施方案中，所述的时钟发生器其特征在于还包括：第二电容器，所述第二电容器耦接到所述第一比较器的第二输入端；第三开关，所述第三开关耦接在所述第二电容器和所述电流源之间；以及第四开关，所述第四开关耦接在所述第二电容器和所述电压节点之间。

在一个实施方案中，所述的时钟发生器其特征在于还包括：第二电容器；第三开关，所述第三开关耦接在所述第二电容器和所述电流源之间；第四开关，所述第四开关耦接在所述第二电容器和所述电压节点之间；以及第二比较器，所述第二比较器包括耦接到所述第二电容器的所述第二比较器的输入端。

在一个实施方案中，所述的时钟发生器其特征在于还包括异或门，所述异或门包括耦接到所述第一比较器的所述输出端和所述第二比较器的所述输出端的所述异或门的输入端。

在一个实施方案中，所述的时钟发生器其特征在于还包括耦接在所述第一电容器和电流源之间的第五开关，其中所述第二比较器的输出端耦接到所述第五开关的控制端子。

在一个实施方案中，所述的时钟发生器其特征在于还包括耦接在所述第二比较器的所述输出端和所述第五开关的所述控制端子之间的反相器。

在一个实施方案中，所述的时钟发生器其特征在于还包括耦接在所述第一电容器和电压源之间的第六开关，其中所述第二比较器的输出端耦接到所述第六开关的控制端子。

在一个实施方案中，所述的时钟发生器其特征在于还包括耦接在所述第一电容器和电压源之间的第五开关，其中所述第二比较器的输出端耦接到所述第五开关的控制端子。

在一个实施方案中，本公开是一种时钟发生器，其包括第一电容器、电流源和电压节点。第一开关耦接在第一电容器和电流源之间。第二开关耦接在第一电容器和电压节点之间。

在另一个实施方案中，本公开是一种包括第一电容器和电流源的时钟发生电路。第一开关耦接在第一电容器和电流源之间。第一比较器包括该第一比较器的第一输入端以及该第一比较器的输出端，前者耦接到第一电容器，后者耦接到第一开关的控制端子。

在另一个实施方案中，本公开是一种生成时钟信号的方法，该方法包括以下步骤：提供包括第一电压电平的第一电容器；提供包括第一输入端的比较器，该第一输入被耦接以接收第一电压电平；将第一电容器耦接到第一电流源，以及在比较器的输出改变之后将第一电容器耦接到电压节点。

附图说明

图1示出了使用时钟信号的电子器件；

图2a至图2b示出了时钟发生块；

图图3a至图3d示出了过渡通过各时钟发生状态的时钟发生块的时钟发生内核的细节；

图4示出了另选的时钟发生块的实施方案，该时钟发生块针对每个时钟发生内核具有单独的电流源；

图5示出了以CMOS逻辑实现的时钟发生内核。

具体实施方式

下文参照附图描述了一个或多个实施方案，其中类似的数字表示相同或相似的元件。虽然按照实现某些目标的最佳模式描述了附图，但描述旨在涵盖可包括在本公开的实质和范围内的替代形式、修改形式和等同形式。

图2a示出了可与电子器件50和其他电子器件或半导体器件一起使用的时钟发生块100的拓扑框图。时钟发生块100包括呈环路或环形拓扑耦接的时钟发生内核102和时钟发生内核104。反相器106串联耦接在时钟发生内核102和时钟发生内核104之间。时钟发生内核102向反相器106 输出时钟信号110。反相器106输出与时钟信号110的逻辑反相的时钟信号 112。也就是说，当时钟信号110由时钟发生内核102作为逻辑1输出时，反相器106将时钟信号112驱动为逻辑0。当时钟信号110作为逻辑0输出时，反相器106将时钟信号112输出为逻辑1。

时钟发生内核104从反相器106接收时钟信号112并输出时钟信号 114。时钟信号114在与时钟信号110和时钟信号112近似相同的频率下工作，但是与时钟信号110和时钟信号112相位偏移大约90度。时钟信号114作为输入被传输到时钟发生内核102来完成该环。异或门116接收时钟信号112和时钟信号114两者作为输入并且输出时钟信号118，该输出信号由于时钟信号114从时钟信号112偏移90度而以时钟信号110、时钟信号 112和时钟信号114的大约两倍频率振荡。如果两个输入中恰有一个是逻辑 1，则异或门输出逻辑1值。如果两个输入均为逻辑0或均为逻辑1，则异或门输出逻辑0。

将使用图2b中所示的时序图来进一步说明时钟发生块100的操作。图2b示出了垂直轴(或称Y轴)上的各种信号的二进制值或电压。在水平轴(或称X轴)上示出时间。时间以度为单位表示，其中360度表示时钟信号110、时钟信号112和时钟信号114的周期。图2b首先示出了信号120和信号122，其对应于时钟发生内核102内两个不同电容器两端的电压。信号120示出了第一电容器上的电压，并且用虚线示出。信号122示出了第二电容器上的电压，并且用实线示出。电容器上的电压在大约接地电压电平和大约V_DD电压电平之间变化。在一个实施方案中，接地电压电平是使用时钟信号118的互补金属氧化物半导体(CMOS)电路中逻辑0的电压电平，V_dd电压电平是用于该CMOS电路的逻辑1的电压电平。

在图2b中，信号120和信号122的下方示出了时钟信号110。时钟信号110由时钟发生内核102中以信号120和信号122作为输入的比较器生成。如果信号122处于比信号120更低的电压电平，则时钟发生内核102 中的比较器将时钟信号110输出为逻辑0值。如果信号122处于比信号120 更高的电压电平，则比较器将时钟信号110输出为逻辑1值。当信号120 和信号122彼此交叉时，时钟信号110的逻辑值从0切换到1，或从1切换到0。信号120和信号122在时钟发生内核102的内部，并且时钟信号110 是时钟发生内核102的输出。

信号124和信号126示出了时钟发生内核104中两个电容器上的电压。信号124和信号126类似于时钟发生内核102的信号120和信号122，但是滞后90度。时钟信号114由时钟发生内核104内的比较器生成。如果信号126处于比信号124更低的电压电平，则时钟发生内核104中的比较器将时钟信号114输出为逻辑0值。如果信号126处于比信号124更高的电压电平，则时钟发生内核104中的比较器将时钟信号114输出为逻辑1 值。当信号124和信号126的电压值彼此交叉时，时钟信号114的逻辑值从0切换到1，或从1切换到0。

时钟信号118是异或门116的输出，该异或门以时钟信号112和时钟信号114作为输入。当时钟信号112和时钟信号114中恰有一个是逻辑1 值时，时钟信号118处于V_DD或逻辑1值。如果两个时钟信号112和114 是相同的值(逻辑1或逻辑0)，则时钟信号118以接地电平或逻辑0输出。因为时钟信号110在作为时钟信号112输入到异或门116之前被反相，因此如果时钟信号110和时钟信号114具有相同的二进制值，则时钟信号118为逻辑1值，而如果时钟信号110和时钟信号114具有不同的二进制值，则时钟信号118为逻辑0值。时钟信号118在时钟信号110和时钟信号114的大约两倍频率下工作，这是因为时钟信号110和时钟信号114 偏移了大约90度。

时钟发生内核102和时钟发生内核104中的每一者处于锁存状态 130或斜坡状态132中。在锁存状态130期间，时钟发生内核102和时钟发生内核104中的电容器的电压大致保持恒定，其中一个电容器的电压为 V_DD，另一个电容器的电压为0V。在斜坡状态132期间，时钟发生内核的两个电容器的电压移动靠近相对立的电压值。时钟发生内核102或时钟发生内核104保持在斜坡状态132直至电容器的电压值交叉，此时这两个时钟发生内核为两个电容器分流新的值，即0V或V_DD。时钟发生内核102或时钟发生内核104保持在锁存状态130，直到作为来自另一个时钟发生内核的输入而接收的时钟信号发生跃变，这表示另一个时钟发生内核102或时钟发生内核104进入锁存状态。如图2b中所示，时钟发生内核102处于锁存状态130，而时钟发生内核104处于斜坡状态132。除了在两种状态的转换期间之外，时钟发生内核102和时钟发生内核104通常处于相反状态。

当时钟发生内核102从斜坡状态132切换到锁存状态130时，例如在图2b中为180度时，信号120和信号122的相关电压的反转导致时钟信号110跃变。时钟发生内核102内的时钟信号110的跃变导致信号122在内部连接到V_DD，并且信号120连接到地。时钟信号112相应地跃变，并且作为输入被传输到时钟发生内核104。时钟信号110的跃变触发了时钟发生内核104从锁存状态130到斜坡状态132的转变。在斜坡状态132中，信号124和信号126的电压向彼此靠近。时钟发生内核102保持在锁存状态130，直至信号124和信号126的电压值在大约270度时、在时钟发生内核104中交叉，触发时钟信号114发生跃变，继而导致时钟发生内核102 返回至斜坡状态132。

将参照图3a至图3d进一步说明图2b中所示的信号，图3a至图3d 示出了时钟发生块100在完整的360度周期中的逻辑电路图。在图2b中标识信号的数字在图3a至图3d中也指观察到该信号的电路节点。时钟发生内核102从时钟发生内核104接收时钟信号114作为输入，并且生成时钟信号110作为输出。时钟信号110由反相器106反相，并且作为时钟信号 112由时钟发生内核104接收。时钟发生内核104将时钟信号114输出到时钟发生内核102。时钟发生内核102和时钟发生内核104还包括连接到V_DD节点150和接地节点154的输入端。

电流源156将电流从V_DD节点150吸收到时钟发生内核102和时钟发生内核104。电流源158将电流从时钟发生内核102和时钟发生内核104 吸收到接地节点154。在图3a至图3d所示的实施方案中，为时钟发生内核 102和时钟发生内核104二者使用相同的电流源156和电流源158。在其他实施方案中，诸如图4所示，每个时钟发生内核102和时钟发生内核104 包括专用于各个时钟发生内核的单独的电流源。在一些实施方案中，电流源156和电流源158是被半导体器件上的其他电路共用的温度补偿的电流源。

电容器160被耦接在接地节点154和电路节点120之间。电容器 162被耦接在接地节点154和电路节点122之间。电容器160和电容器162 保持着电荷，从而具有在0V和V_DD之间变化的电容器两端的电压，如图 2b中的信号120和信号122所示。电容器160两端的电压由图2b中的信号 120示出，电容器162两端的电压由信号122示出。通过操纵如何将电容器 160和电容器162耦接到V_DD节点150和接地节点154的开关阵列170,176, 180和186，来控制电路节点120处电容器160上的电压和电路节点122处电容器162上的电压。

开关阵列170和开关阵列176控制从电路节点120和电路节点122 到V_DD节点150和接地节点154的耦接。当时钟发生内核102处于锁存状态130时，电路节点120和电路节点122经由开关阵列170和开关阵列176 耦接到V_DD节点150或接地节点154。经由开关阵列170和开关阵列176耦接到V_DD节点150或接地节点154，使得电路节点120和电路节点122处的电压保持为近似恒定的电压V_DD或0V，具体是V_DD还是0V根据开关阵列 170和开关阵列176的状态而定。

开关阵列170包括四个单掷开关或通断开关170a,170b,170c和 170d。开关的“掷”数表示开关可采用的除开路之外的单独布线路径选择的数量。单掷开关具有一对可电力地断开或闭合的触点。当开关170a闭合时，开关170a将开关176a的第一电路节点耦接到接地节点154。当开关 170a断开时，开关170a将开关176a从接地节点154断开。当开关170b闭合时，开关170b将开关176a的第二电路节点耦接到V_DD节点150。当开关 170b断开时，开关170b将开关176a从V_DD节点150断开。当开关170c闭合时，开关170c将开关176b的第一电路节点耦接到接地节点154。当开关 170c断开时，开关170c将开关176b从接地节点154断开。当开关170d闭合时，开关170d将开关176b的第二电路节点耦接到V_DD节点150。当开关 170d断开时，开关170d将开关176b从V_DD节点150断开。开关阵列170 中的开关170a,170b,170c和170d各自由从时钟发生内核104输入的时钟信号114控制。在时钟信号114跃变时，开关阵列170中先前断开的开关闭合，并且开关阵列170中先前闭合的开关断开。

开关阵列176包括两个双掷开关或转换开关176a和176b。双掷开关将公共端子连接到两个可能的电路径中的一个。开关可连接到的每个可能的电路径被认为是开关的“掷”之一。开关176a将电路节点120连接到开关170a或开关170b。开关176b将电路节点122连接到开关170c或开关 170d。开关阵列176中的开关176a和开关176b由时钟发生内核102生成的时钟信号110控制。如果开关176a此前将电路节点120耦接到了开关 170b，则开关176a在时钟信号110跃变时将电路节点120耦接到开关 170a，或者如果此前耦接到了开关170a，则将电路节点120耦接到开关 170b。如果开关176b此前将电路节点122耦接到了开关170d，则开关 176b在时钟信号110跃变时将电路节点122耦接到开关170c，或者如果此前耦接到了开关170c，则将电路节点122耦接到开关170d。

开关阵列180和开关阵列186控制从电路节点120和电路节点122 经由电流源156到V_DD节点150的耦接，以及经由电流源158到接地节点 154的耦接。当时钟发生内核102处于斜坡状态132时，电路节点120和电路节点122经由开关阵列180和开关阵列186耦接到电流源156和电流源 158。经由开关阵列180和开关阵列186耦接到电流源156和电流源158，使得电荷以基本稳定的速率被添加到电容器160和电容器162或从其移除。因此，电路节点120和电路节点122处的电压以近似恒定的速率增大或降低。

开关阵列180包括开关180a、180b、180c和180d。开关阵列180 的运行方式类似于开关阵列170。每个开关180a、180b、180c和180d在时钟信号114发生跃变时切换状态。开关阵列186包括开关186a和开关 186b。开关阵列186的运行方式类似于开关阵列176，其中每个开关186a 和开关186b在时钟信号110发生跃变时切换状态。

比较器190通过将电路节点120的电压与电路节点122的电压进行比较来生成时钟信号110。时钟信号110控制开关阵列176和开关阵列 186，并且还作为时钟发生内核102的输出被传输。如果电路节点122处的电压比电路节点120更高，则比较器190输出逻辑1值或V_DD。如果电路节点122处的电压比电路节点120更低，则比较器190输出逻辑0值或接地电压。

反相器106产生时钟信号110的反相版本，即时钟信号112，其作为输入被传输到时钟发生内核104。时钟发生内核104类似于时钟发生内核 102，并包括与其类似的组成部件。电容器200和电容器202类似于电容器 160和电容器162。开关阵列210和开关阵列216的运行方式类似于开关阵列170和开关阵列176，以选择性地将电路节点124和电路节点126耦接到 V_DD节点150和接地节点154。开关阵列210包括开关210a、210b、210c和 210d，每个开关在时钟信号112发生跃变时切换状态。开关阵列216包括开关216a和开关216b，每个开关在时钟信号114发生跃变时切换状态。开关阵列220和开关阵列226类似于开关阵列180和开关阵列186，并且选择性地将电路节点124和电路节点126耦接到电流源156和电流源158。开关阵列220包括开关220a、220b、220c和220d，每个开关在时钟信号112发生跃变时切换状态。开关阵列226包括开关226a和226b，每个开关在时钟信号114发生跃变时切换状态。如果电路节点126处的电压比电路节点124 更大，则比较器230输出逻辑1或V_DD。如果电路节点126处的电压比电路节点124更低，则比较器230输出逻辑0或接地电压。

图3a示出了在图2b中零度至90度之间的开关阵列170、176、 180、186、210、216、220和226的状态。时钟发生内核102处于锁存状态 130。电路节点120耦接到V_DD节点150，因此电路节点120上的信号保持在大约V_DD。电路节点120经由开关170b和开关176a耦接到V_DD节点 150，其中开关170b被闭合以允许电流流动，而开关170a被切换以选择开关170b而不是开关170a。电路节点120未耦接到电流源156或电流源 158，因为开关186b被切换以选择开关180d，而开关180d断开以限制电流。电路节点122耦接到接地节点154，因此电路节点122上的信号保持在大约接地电压。电路节点122经由开关170c和开关176b耦接到接地节点 154，其中开关170c被闭合以允许电流流动，而开关176b被切换以选择开关170c而不是开关170d。电路节点122未耦接到电流源156或电流源 158，因为开关186a被切换以选择开关180a，但开关180a断开以限制电流。

时钟发生内核104在图2b的零度与90度之间处于斜坡状态132。电路节点124耦接到电流源156，该电流源经由开关220c和开关226b以大致固定的速率将电荷从V_DD节点150吸收到电容器200。电流的固定速率使电路节点124处的电压随时间近似线性地上升。电路节点126耦接到电流源158，该电流源经由开关220b和开关226a将电荷从电容器202吸收到接地节点154。电路节点124上的电压从大约接地电平开始并且稳定地增大。电路节点126上的电压从大约于V_DD开始并且稳定地降低。随着时间从0 度推移到90度，电路节点124和电路节点126上的电压接近0V和V_DD之间的中值。

在等于大约90度的时间处，电路节点124和电路节点126的电压电平交叉，并且电路节点124处于比电路节点126更高的电压电位。比较器230识别出电路节点124的电压高于电路节点126的电压，并且时钟信号114从逻辑1跃变为逻辑0。时钟信号114被传输到开关阵列170、 180、216和226。开关阵列170、180、216和226中的每个开关响应于时钟信号114的跃变而切换状态，从而如图3b中所示的那样得到配置。如图 2b所示，在时间等于90度之后，开关阵列170、180、216和226状态的切换将使时钟发生内核102处于斜坡状态132，并且将使时钟发生内核104处于锁存状态130。

图3b示出了在图2b中的90度之后及180度之前所配置的时钟发生块100。相对于图3a，开关阵列170、180、216和226中的每个开关由于时钟信号114在大约90度处的跃变而已经切换状态。随着开关226b切换状态，电路节点124不再经由开关220c耦接到电流源156。由于开关 220d断开，电路节点124也不耦接到电流源158。然而，开关216a已经切换状态并且已将电路节点124分流到了V_DD节点150。电路节点124经由被闭合以允许电流流动的开关216a和开关210b耦接到V_DD节点150。类似地，开关226a使电路节点126从电流源158断开，并且开关216b已经经由开关210c将电路节点126连接到了接地节点154。时钟发生内核104处于锁存状态130，并且电路节点124和电路节点126被保持于近似恒定的电压电位。

在时钟信号114将时钟发生内核104置于锁存状态130的大致同一时间，时钟信号114的跃变还使开关阵列170和开关阵列180切换状态，以将时钟发生内核102置于斜坡状态132。开关阵列170状态的切换使得开关170b和开关170c断开，从而使电路节点120从V_DD节点150断开，并且使电路节点122从接地节点154断开。开关阵列180状态的切换使得开关 180a和开关180d闭合。电路节点120经由开关186b和开关180d耦接到电流源158。电流源158以大致稳定的速率将电荷从电容器160吸收到接地节点154，从而使得电路节点120处的电压在90度时刻和180度时刻之间近似线性地降低。电路节点122经由开关186a和开关180a耦接到电流源 156。电流源156以近似稳定的速率将电荷从V_DD节点150吸收到电容器 162，使得电路节点122处的电压在90度时刻和180度时刻之间近似线性地增加。

在时钟发生内核102处于斜坡状态132时，电路节点120和电路节点122处的电压朝彼此移动。在大约180度的时间，电路节点120和电路节点122的电压交叉，并且电压的相对位置被交换。电路节点122的电压变得高于电路节点120的电压，并且比较器190将时钟信号110从逻辑0 切换到逻辑1。时钟信号110被传输以切换开关阵列176和开关阵列186，以及反相器106。反相器106响应于时钟信号110的跃变将时钟信号112从逻辑1切换到逻辑0。时钟信号112被传输以切换开关阵列210和开关阵列 220，以及异或门116。

在比较器190引起时钟信号110的跃变并且开关阵列176、186、 210和220被切换状态之后，时钟发生块100成为如图3c所示的配置。图 3c示出了图2b中的180度时刻和270度时刻之间的时钟发生块100。时钟发生内核102处于锁存状态130，其中电路节点120经由开关176a和开关 170a耦接到接地节点154，并且电路节点122经由开关176b和开关170d耦接到V_DD节点150。开关阵列186已经切换状态，以通过将电路节点120和电路节点122连接到断开的开关180b和开关180c，而将电路节点120和电路节点122与电流源156和电流源158断开。

同时，时钟发生内核104处于斜坡状态132。开关阵列210和开关阵列220由于时钟信号112的跃变而切换状态。开关210b和开关210c的断开导致电路节点124从V_DD节点150断开，并且电路节点126从接地节点 154断开。开关220a和开关220d的闭合将电路节点124经由开关226b连接到电流源158，并且将电路节点126经由开关226a连接到电流源156。

电流源156将电流从V_DD节点150吸收到电容器202，以随着时间的推移提升电路节点126处的电压。电流源158将电流从电容器200吸收到接地节点154，以随着时间的推移降低电路节点124处的电压。在图2b 中的大约270度时，当电路节点124和电路节点126的电压切换极性时，比较器230的输出(即时钟信号114)从逻辑0值跃变到逻辑1值。时钟信号114的跃变使开关阵列170、180、216和226切换状态。

在图2b的时序图中的270度之后，并且在时钟信号114切换开关阵列170,180,216和226的状态之后，时钟发生块100被配置为如图3d所示。时钟发生内核102处于斜坡状态132，并且时钟发生内核104处于锁存状态130。电路节点124经由开关210a和开关216a耦接到接地节点154，以将电路节点124保持于大约接地电压。电路节点126经由开关210d和开关216b耦接到V_DD节点150，以将电路节点126保持于大约V_DD。电路节点120经由开关186b和开关180c耦接到电流源156，以随着时间的推移提升电路节点120处的电压。电路节点122经由开关186a和开关180b耦接到电流源158，以随着时间的推移降低电路节点122处的电压。

在图2b中的大约360度时，当电路节点120和电路节点122处的电压交换极性之后，比较器190切换时钟信号110和时钟信号112。开关阵列176、186、210和220切换状态，从而使时钟发生块100返回到图3a所示的配置。时钟发生内核102返回至锁存状态130，其中电路节点120处于 V_DD，并且电路节点122接地。时钟发生内核104返回至斜坡状态132，其中电路节点124从接地电压斜坡式上升，并且电路节点126从V_DD斜坡式下降。该周期基本上在360度重新开始，该时刻所处的情况与0度时存在的情况基本相同。

时钟发生块100的频率由电容器电压从V_DD和接地电压斜坡式改变至切换极性的时间量确定。提高电容器160、162、200和202的电容值降低了时钟发生块100的频率，这是因为对于相同的电流源电流强度，电容器上的电压变化将更慢。降低电容器160、162、200和202的电容提高了时钟发生块100的频率，这是因为对于相同的电流源的值，电容器上的电压变化将更快。

除了改变电容器值来改变时钟发生块100的频率之外，还可以改变电流源的电流强度。对于电容值恒定的情况，在斜坡状态132期间增加电流会提升电容器电压改变的速率，从而提高时钟发生块100的频率。对于电容值恒定的情况，在斜坡状态132期间降低电流会降低电容器电压改变的速率，从而降低时钟发生块100的频率。

在一个实施方案中，时钟信号118的频率介于5兆赫(MHz)和 40MHz之间。在其他实施方案中，时钟发生块100是20MHz的振荡器。在一些实施方案中，时钟发生块100针对电容器160、162、200和202使用可变电容器，使用可变电流源156和可变电流源158，或使用可变电容器和可变电流源两者，从而允许配置时钟发生块100的输出频率。

时钟发生块100生成可由电子器件50以及其他电子器件和半导体器件使用的时钟信号118。在其他实施方案中，电子器件50还使用时钟信号110、时钟信号112或时钟信号114，以获得以时钟信号118的频率的一半运行的时钟。在一些实施方案中，使用时钟信号110、时钟信号112或时钟信号114而不使用异或门116来生成频率为该频率两倍的时钟信号118。时钟发生块100提供低电流消耗，从而延长使用该时钟发生块的便携式设备的电池寿命。可使用带温度补偿的电压源和电流源，其中它们已经存在于将时钟发生块100集成到其中以节省空间的设备上。时钟发生块100的时钟发生内核102和时钟发生内核104各自使用状态由差分电压确定的两个矛盾的电压斜坡。根据需要，为比较器190和比较器230使用快速决策单元，以允许时钟发生块100有更高的输出频率。

图3a至图3d中的时钟发生内核102和时钟发生内核104连接到公共电流源156和公共电流源158。在其他实施方案中，时钟发生内核102和时钟发生内核104各自包括仅用于该特定时钟发生内核的斜坡状态的专用电流源。

图4示出了具有用于时钟发生内核102和时钟发生内核104的单独电流源的实施方案。时钟发生内核102包括电流源256，以将电流从V_DD节点150吸收到时钟发生内核102。时钟发生内核102包括电流源258，以将电流从时钟发生内核102吸收到接地节点154。时钟发生内核104包括电流源266，以将电流从V_DD节点150吸收到时钟发生内核104。时钟发生内核 104包括电流源268，以将电流从时钟发生内核104吸收到接地节点154。

在时钟发生内核102和时钟发生内核104之间具有单独电流源使得开关阵列186和开关阵列226是可选的。图4被例示为没有开关阵列186 和开关阵列226。当时钟发生内核102处于锁存状态130并且时钟发生内核 104处于斜坡状态132时，图3a至图3d中的开关阵列186操作以将电流源 156和电流源158从时钟发生内核102断开。当时钟发生内核104处于锁存状态130并且时钟发生内核102处于斜坡状态132时，开关阵列226操作以将电流源156和电流源158从时钟发生内核104断开。

在锁存状态130中，电容器160、电容器162、电容器200和电容器202耦接到V_DD节点150或接地节点154。在锁存状态130中开关阵列 186和开关阵列226未将电流源156和电流源158从电容器160、电容器 162、电容器200和电容器202断开，电流源的输出被耦接到V_DD节点150 和接地节点154。对于包括处于斜坡状态132的时钟发生内核102或时钟发生内核104的其他电路，电流源156和电流源158的使用被中断。在图4 中，时钟发生内核102包括专用电流源256和专用电流源258。时钟发生内核104包括专用电流源266和专用电流源268。电流源256、电流源258、电流源266和电流源268可具有耦接到V_DD节点150或接地节点154的输出端，而不中断同一器件上的其他电路和模块。

单独电流源提供了从时钟发生块100的布局中减少四个双掷开关的益处。另一方面，将电流源耦接到V_DD节点150或接地节点154导致电流源在锁存状态130期间达到饱和。当时钟发生内核102或时钟发生内核104 转变到斜坡状态132时，处于饱和的电流源减慢电流源的响应。

图5示出了以CMOS逻辑实现的时钟发生内核102。CMOS是指由金属氧化物半导体场效应晶体管(MOSFET)形成的电路，具有p型和n型 MOSFET的互补对。图3a至图3d所示的每个开关使用如图所示的一个或多个MOSFET器件来实现。MOSFET被用作开关。PMOS晶体管的组成在施加低栅极电压时在其源极和漏极接触之间产生低电阻，而在施加高栅极电压时产生高电阻。另一方面，NMOS晶体管的组成在施加低栅极电压时在源极和漏极之间产生高电阻，而在施加高栅极电压时产生低电阻。例如，由图5中的开关180d例示了n沟道MOSFET。例如，由图5中的开关 180c例示了p沟道MOSFET，MOSFET的栅极连接上的圆圈表示该 MOSFET是p沟道MOSFET而不是n沟道MOSFET。

开关阵列180和开关阵列186控制电流源156和电流源158到电容器160和电容器162的连接。开关180a、开关180b、开关180c和开关 180d各自是使用单个MOSFET实现的，以接通或关断连接，这与图3a至图3d所示的相匹配。开关180a的MOSFET在电流源156和开关186a之间串联连接。MOSFET 180a的漏极端子连接到电流源156。MOSFET 180a的源极端子连接到MOSFET 186a_p。MOSFET 180a的栅极端子连接到时钟信号114的反相。正如图3a至图3d中参照开关180a所示，图5中的 MOSFET 180a基于时钟信号114的状态接通或关断开关186a和电流源156 之间的连接。

类似地，开关180b的MOSFET耦接在电流源158和开关186a之间，开关180c的MOSFET耦接在电流源156和开关186b之间，并且开关180d耦接在电流源158和开关186b之间。开关阵列180中的每个开关能够基于来自时钟发生内核104的时钟信号114的状态，将电流源156和电流源158中的一者从电容器160或电容器162中的一者断开连接。

图5中的参考标号114上方的线表示时钟信号114在被耦接到特定 MOSFET的栅极之前被反相器逻辑反相。图5中的参考标号110上方的线表示时钟信号110在被耦接到特定MOSFET的栅极之前被反相器逻辑反相。在一些实施方案中，时钟发生内核102使用时钟信号112来控制 MOSFET 186a_p、MOSFET 186a_n、MOSFET 176b_p和MOSFET 176b_n，该时钟信号是时钟信号110的反相版本。其他实施方案包括附加反相器，该附加反相器用于产生特别用于时钟发生内核102内部的时钟信号110的反相版本。

开关186a和开关186b各自使用两个互补MOSFET实现。开关 186a使用p沟道MOSFET 186a_p和n沟道MOSFET 186a_n实现。开关 186b使用p沟道MOSFET 186b_p和n沟道MOSFET 186b_n实现。MOSFET 186a_p控制开关180a和电容器162之间的耦接。MOSFET 186a_n控制开关180b和电容器162之间的耦接。基本上，MOSFET 186a_p 和MOSFET 186a_n中的每个都是图3a至图3d中开关186a的“掷”之一。 MOSFET 186a_p和MOSFET 186a_n的栅极端子连接到公共输入端，即时钟信号110的反相，并且以此布线以大致保持相反状态。当开关186a_n闭合时，开关186a_p断开，而当开关186a_n断开时，开关186a_p闭合。 MOSFET 186a_n和MOSFET 186a_p组合起来，根据时钟信号110的值将电容器162连接到开关180a或开关180b。MOSFET 186b_n和MOSFET 186b_p以类似的方式作为开关186b的“掷”工作。

MOSFET 170a、MOSFET 170b、MOSFET 170c、MOSFET 170d、 MOSFET 176a_p、MOSFET 176a_n、MOSFET 176b_p和MOSFET 176b_n 与MOSFET 180a、MOSFET 180b、MOSFET 180c、MOSFET 180d、 MOSFET 186a_p、MOSFET 186a_n、MOSFET 186b_p和MOSFET 186b_n 类似地工作。然而，开关阵列170和开关阵列176的MOSFET控制从V_DD节点150和接地节点154到电容器160和电容器162的耦接，而开关阵列 180和开关阵列186的MOSFET控制来自电流源156和电流源158的耦接。图5中的MOSFET 170a、MOSFET 170b、MOSFET 170c和MOSFET 170d针对每个开关使用一个MOSFET来实现图3a至图3d中的开关170a、开关170b、开关170c和开关170d。图5中的MOSFET 170a_p和MOSFET 170a_n对应于图3a至图3d中开关170a的两掷。MOSFET 170b_p和 MOSFET 170b_n对应于开关170b的两掷。

时钟发生内核102的CMOS实现增加了两个复位MOSFET 270和 MOSFET 272。MOSFET 270和MOSFET 272由输入到时钟发生内核102的复位信号或使能信号控制。当启用这些MOSFET时，MOSFET 270将电容器160短接到接地节点154，并且MOSFET 272将电容器162短接到V_DD节点150。包括MOSFET 270和MOSFET 272允许电容器160和电容器162 的电压被初始化为已知的有效值。

比较器190由MOSFET 280、MOSFET 282、MOSFET 284、 MOSFET 286、MOSFET 290和MOSFET 292实现。任何适当的比较器实施方案都可与时钟发生内核102和时钟发生内核104一起使用。在一些实施方案中，标准运算放大器拓扑结构被用于比较器190和比较器230。在其他实施方案中，使用其他已知的比较器拓扑结构。图5示出了比较器190的一个示例性的非限制性实施方案。图5所示的比较器190的实现是相对高速的，并且对于时钟发生块100的高频实现尤其有用。反相器是使用 MOSFET 294和MOSFET 296形成的，并且被用作时钟发生内核102的输出级处的缓冲器来生成时钟信号110。时钟发生内核104包括类似的CMOS 布局，并且类似于图5中的时钟发生内核102那样来运行。

虽然已详细示出了一个或多个实施方案，但技术人员将认识到，在不脱离本公开的范围的情况下，可对这些实施方案作出修改和变更。下文中列出了多个示例性实施例，而其他实施例也是可能的。

在第一实施方案中，时钟发生器包括第一电容器、电流源和电压节点。第一开关耦接在第一电容器和电流源之间。第二开关耦接在第一电容器和电压节点之间。

在第二实施方案中，第一实施方案的时钟发生器还包括第二电容器。第三开关耦接在第二电容器和电流源之间。第四开关耦接在第二电容器和电压节点之间。

在第三实施方案中，第一实施方案的时钟发生器还包括比较器，该比较器包括耦接到第一电容器的该比较器的第一输入端，以及耦接到第一开关的控制端子和第二开关的控制端子的该比较器的输出端。

在第四实施方案中，第三实施方案的时钟发生器还包括耦接在比较器的输出端与第一开关的控制端子或第二开关的控制端子之间的反相器。

在第五实施方案中，第三实施方案的时钟发生器还包括耦接到比较器的输出端的异或门。

在第六实施方案中，第一实施方案的第一开关和第二开关包括金属氧化物半导体场效应晶体管(MOSFET)。

在第七实施方案中，时钟发生器包括第一电容器和电流源。第一开关耦接在第一电容器和电流源之间。第一比较器包括耦接到第一电容器的该第一比较器的第一输入端以及耦接到第一开关的控制端子的该第一比较器的输出端。

在第八实施方案中，第七实施方案的时钟发生器还包括耦接到第一比较器的输出端的异或门。

在第九实施方案中，第七实施方案的时钟发生器还包括电压节点和耦接在第一电容器和该电压节点之间的第二开关。

在第十实施方案中，第七实施方案的时钟发生器还包括第二电容器和耦接在电流源和该第二电容器之间的第二开关。

在第十一实施方案中，第十实施方案的电容器耦接到第一比较器的第二输入端。

在第十二实施方案中，第十实施方案中第一比较器的输出端耦接到第二开关的控制端子。

在第十三实施方案中，第十二实施方案的时钟发生器还包括与第一开关串联耦接在第一电容器和电流源之间的第三开关。第二比较器包括耦接到第二电容器的第二比较器的输入端，并且包括耦接到第三开关的控制端子的第二比较器的输出端。

在第十四实施方案中，一种生成时钟信号的方法包括以下步骤：提供在第一电容器上具有第一电压电位的第一电容器；提供包括第一输入端的比较器，该第一输入端被耦接以接收第一电压电位；将第一电容器耦接到第一电流源；以及在比较器的输出信号改变之后将第一电容器耦接到电压节点。

在第十五实施方案中，第十四实施方案的方法还包括以下步骤：提供在第二电容器上具有第二电压电位的第二电容器，以及耦接比较器的第二输入端以接收第二电压电位。

在第十六实施方案中，第十四实施方案的方法还包括以下步骤：提供第二电容器，以及在第一电容器耦接到电压节点的同时将第二电容器耦接到第一电流源。

在第十七实施方案中，第十四实施方案的方法还包括以下步骤：提供第二电容器，以及在第一电容器耦接到电压节点的同时将第二电容器耦接到第二电流源。

在第十八实施方案中，第十四实施方案的方法还包括将比较器的输出端耦接到异或门的输入端的步骤。

在第十九实施方案中，第十四实施方案的方法还包括以下步骤：在第一电容器和第一电流源之间耦接第一开关，以及将比较器的输出端耦接到第一开关。

在第二十实施方案中，第十九实施方案的方法还包括以下步骤：将第二开关耦接在第一电容器和电压节点之间，以及将比较器的输出端耦接到第二开关。