基于FPGA的单通道高速信号转接卡的制作方法

本实用新型涉及多路服务器信号连接技术领域，特别是一种基于FPGA的单通道高速信号转接卡。

背景技术：

浪潮公司自主研发的CC芯片的作用是基于FPGA实现CC芯片对服务器多路CPU QPI bus的强大连接功能，CC芯片自身FPGA的逻辑功能需要反复进行测试验证才能应用于服务器，而S2C FPGA VU440验证板为CC芯片提供了验证测试平台。

随着多路服务器的不断研发和广泛应用，对实现多路CPU互联功能的CC芯片的逻辑功能要求也就越来越高。CC芯片的逻辑功能需要一个实验平台进行反复的验证，而CC芯片与实验平台之间就需要一个转接子卡实现对多路信号的电平转换控制和连接。

技术实现要素：

鉴于此，本实用新型提供一种基于FPGA的单通道高速信号转接卡，实现将承载CC芯片的服务器Q板与S2C FPGA VU440验证板之间实现不同逻辑电平信号的对接互联。

为了达到上述目的，本实用新型是通过以下技术方案实现的：

一种基于FPGA的单通道高速信号转接卡，包括电路板、一个一级连接器、二级连接器和计时器，所述一级连接器、二级连接器和计时器均固定设置在电路板上，所述二级连接器的数量为两个，所述计时器的数量为两个或两个以上，一级连接器输出端分别连接两个二级连接器，每个二个连接器均连接有计时器。

进一步地，所述一级连接器为ZQSFP+连接器，所述二级连接器为Seam连接器。

进一步地，所述计时器的数量为两个，两个计时器的规格不同，分别连接在两个二级连接器上。

进一步地，所述计时器有100MHz和156.25MHz两种频率规格。

进一步地，所述转接卡两端分别连接有服务器Q板和S2C FPGA VU440验证板，一级连接器连接服务器Q板，二级连接器连接S2C FPGA VU440验证板。

进一步地，所述一级连接器包括有4路高速信号，每2路高速信号连接一个二级连接器。

本实用新型的有益效果是：

1.本实用新型提供一种基于FPGA的单通道高速信号转接卡，包括电路板、一个zQSFP+连接器、两个Seam连接器和计时器，所述zQSFP+连接器、Seam连接器和计时器均固定设置在电路板上，计时器的数量为两个，zQSFP+连接器输出端分别连接两个Seam连接器，zQSFP+连接器连接服务器Q板，GT连接器连接S2C FPGA VU440验证板，将承载CC芯片的服务器 Q板与S2C FPGA VU440验证板之间实现不同逻辑电平信号的对接互联，并且实现外部系统和S2C FPGA VU440验证板上2个GTH高速信号连接器互连；

2.本实用新型的电路板上还设置有不同规格的计时器，提供给转接卡不同频次的时钟，进而可以实现S2C FPGA VU440验证板的多种时钟选择切换能力。

附图说明

图1为本实用新型总体结构正视结构示意图；

图2为本实用新型总体结构后视结构示意图；

图3为本实用新型总体结构设计框图。

具体实施方式

为了便于理解，对本实用新型中出现的部分名词作以下解释说明：

服务器Q板指CPU计算板和QPI的接口板，QPI即QuickPath Interconnect，译为快速通道互联，亦叫做CSI，即Common System Interface公共系统界面，用来实现芯片之间的直接互联。

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

依照以下的附图详细说明关于本实用新型的示例性实施例。

图中序号所代表的含义为：1-电路板，2-zQSFP+连接器，3-第一Seam连接器，4-第二Seam连接器，5-第一计时器，6-第二计时器。

以下结合具体情况说明本实用新型的示例性实施例：

一种基于FPGA的单通道高速信号转接卡，包括电路板1、一个一级连接器、二级连接器和计时器，所述一级连接器、二级连接器和计时器均固定设置在电路板上，所述二级连接器的数量为两个，所述计时器的数量为两个或两个以上，一级连接器输出端分别连接两个二级连接器，每个二个连接器均连接有计时器。

请参考图1、图2和图3，本发明实施例提供一种基于FPGA的单通道高速信号转接卡，包括电路板1、一个一级连接器、二级连接器和计时器，所述一级连接器、二级连接器和计时器均固定设置在电路板1上，所述二级连接器的数量为两个，所述计时器的数量为两个或两个以上，一级连接器输出端分别连接两个二级连接器，每个二个连接器均连接有计时器。

进一步地，所述一级连接器为ZQSFP+连接器2，所述二级连接器为Seam连接器，分别为第一Seam连接器3和第二Seam连接器4。

进一步地，所述计时器的数量为两个，分别为第一计时器5和第二计时器6，两个计时器的规格不同，分别连接在两个二级连接器上。

进一步地，所述计时器有100MHz和156.25MHz两种频率规格。

进一步地，所述转接卡两端分别连接有服务器Q板和S2C FPGA VU440验证板，一级连接器连接服务器Q板，二级连接器连接S2C FPGA VU440验证板。

进一步地，所述一级连接器包括有4路高速信号，两个二级连接器分别连接一级连接器内的2路高速信号。

本实用新型在使用时，将zQSFP+连接器连接服务器Q板，第一Seam连接器3和第二Seam连接器4分别连接S2C FPGA VU440验证板，两种连接器之间通过收发器完成路数的转接，实现服务器Q板与S2C FPGA VU440验证板之间信号的转换连接，例如每个zQSFP+连接器与服务器Q板的4路GTH 收发器相连接，将4lane GTH 高速信号通过2个x2 Seam连接器发送到S2C FPGA VU440验证板的FPGA。

在本实施例中，每个zQSFP+连接器与服务器Q板的4路GTH 收发器相连接，将4lane GTH 高速信号通过第一Seam连接器3和第二Seam连接器4发送到S2C FPGA VU440验证板的FPGA，每个Seam连接器中包括2lane GTH高速信号。

在本实施例中，2个计时器连接至2个Seam连接器，第一计时器5频率规格为100MHz，第二计时器6频率规格为156.25MHz，第一计时器5与第一Seam连接器3连接，第二计时器6与第二Seam连接器4连接。

作为一种可行实施方式，2个计时器与2个Seam连接器之间可以通过排列组合方式形成另一种连接方式，以便满足不同的需求，不再作图赘述。

请参考图3，图3为本实用新型总体结构设计框图；在图3中，计时器为REFCLK参考时钟，图中各个符号或单词含义如下： QSFP为一种zQSFP+连接器或相似连接器，SEAM Connector即Seam连接器，GTx2为2路GTH高速信号，Level Shift指电平位移。

以上所述仅为本实用新型示意性的具体实施方式，并非用以限定本实用新型的范围，任何本领域的技术人员在不脱离本实用新型构思和原则的前提下所做出的等同变化与修改，均应属于本实用新型保护的范围。