核心板的制作方法

本实用新型涉及电子设备技术领域，更为具体地，涉及一种核心板。

背景技术：

目前在核心板领域内，核心板的外设接口不够丰富、无法满足用户的多功能需求，并且核心板通常使用邮票孔封装方式或插针接口方式对核心板的外设接口进行封装，但两种封装方式存在的缺陷如下：

1、邮票孔封装方式的缺点在于：只能使用一次，线路板焊接后不能再进行拆卸，且线路板的反面不能布器件，从而增大线路板的面积。

2、插针接口方式的缺点在于：线路板的拆卸不方便，在传输高速信号时，还会严重影响信号的传输质量。

技术实现要素：

鉴于上述问题，本实用新型的目的是提供一种核心板，以解决现有的核心板拆卸不方便、无法保证信号的传输质量的问题。

本实用新型提供的核心板，包括：线路板和集成在线路板上的CPU、电源管理模块、DDR3存储模块、拨码开关和EMMC存储模块，电源管理模块、DDR3存储模块、拨码开关和EMMC存储模块分别与CPU连接，CPU的外设接口封装有双面金手指，双面金手指还与电源管理模块连接。

另外，优选的结构是，CPU的外设接口包括：USB接口、ETHERNET接口、SDIO接口、SATA接口、PCIE接口、UART接口、CAN接口、I2C接口、SPI接口、HDMI接口、LVDS接口、AUDIO接口、GPIO接口和MIPI_CSI接口。

此外，优选的结构是，USB接口、ETHERNET接口、SDIO接口、SATA接口、PCIE接口、UART接口、CAN接口、I2C接口、SPI接口、HDMI接口、LVDS接口、AUDIO接口、GPIO接口和MIPI_CSI接口分别与双面金手指连接。

再者，优选的结构是，CPU、拨码开关与电源管理模块均集成在线路板的正面，EMMC存储模块集成在线路板的反面。

另外，优选的结构是，DDR3存储模块的数量为四个，每个DDR3存储模块的存储容量均为128MB、256MB或512MB，四个DDR3存储模块分成两组分别集成在线路板的正面和反面。

此外，优选的结构是，CPU为freescale i.MX6处理器，电源管理模块为freescale PF0100芯片。

再者，优选的结构是，在线路板远离金手指的两个角上分别设置有定位孔。

与现有的核心板相比，本实用新型提供的核心板能够取得如下技术效果：

1、具有丰富的外设接口，满足用户的多功能需求；

2、CPU的外设接口的封装方式为金手指封装，实现核心板的拔插，便于拆卸，并且在传输高速信号时，可以保证信号的传输质量。

附图说明

通过参考以下结合附图的说明，并且随着对本实用新型的更全面理解，本实用新型的其它目的及结果将更加明白及易于理解。在附图中：

图1为根据本实用新型实施例的核心板的正面结构示意图；

图2为根据本实用新型实施例的核心板的反面结构示意图；

图3为根据本实用新型实施例的核心板的模块连接结构示意图；

图4为根据本实用新型实施例的金手指的电路连接示意图；

图5为图4中a部分的电路连接示意图；

图6为图4中b部分的电路连接示意图；

图7为图4中c部分的电路连接示意图。

其中的附图标记包括：线路板1、CPU2、拨码开关3、电源管理模块4、DDR3存储模块5、EMMC存储模块6、金手指7、定位孔8。

具体实施方式

在下面的描述中，出于说明的目的，为了提供对一个或多个实施例的全面理解，阐述了许多具体细节。然而，很明显，也可以在没有这些具体细节的情况下实现这些实施例。在其它例子中，为了便于描述一个或多个实施例，公知的结构和设备以方框图的形式示出。

图1和图2分别示出了根据本实用新型实施例的核心板的正面结构和反面结构。

如图1和图2所示，本实用新型提供的核心板，包括线路板1，在线路板1的正面集成有CPU2、拨码开关3、电源管理模块4、两个DDR3(Double Data Rate 3，第三代双倍速率同步动态随机存储器，)存储模块5和金手指7，在线路板1的反面集成有两个DDR3存储模块5和EMMC存储模块6；拨码开关3、电源管理模块4、四个DDR3存储模块5和EMMC存储模块6分别与CPU2连接。

本实用新型所提供的核心板共包括四个DDR3存储模块5和一个EMMC存储模块6，每个DDR3存储模块的存储容量均为128MB、256MB或512MB，即核心板的内存可支持512MB、1GB或2GB，在线路板1的每一面分别集成两个DDR3存储模块5；EMMC存储模块6的存储容量为8GB。

拨码开关3用于控制CPU2的启动方式。

电源管理模块4用于向CPU2、DDR 3存储模块5和EMMC存储模块6供电。

在CPU2的所有外设接口上封装有金手指7，金手指7为双面金手指，也就是说在线路板1的两面均集成有金手指7。通过对CPU2的外设接口进行金手指封装，可以实现核心板的插拔功能，便于拆卸，相较于邮票孔封装方式，能够在线路板1的反面布设器件，从而减小线路板1的面积；相较于插针接口方式，金手指在传输信号(尤其是百兆以上的信号)时，能够保证信号的传输质量。

在线路板1远离金手指7的两个角上分别设置有定位孔8，通过螺丝加强固定核心板，避免运输过程出现松动。

图3示出了根据本实用新型实施例的核心板的模块连接结构。

在如图3所示的结构中，CPU2为freescale i.MX6处理器，电源管理模块4为freescale PF0100芯片。

freescale PF0100芯片分别与freescale i.MX6处理器的VDDARM接口、VDDSOC接口、VDDHIGH接口、VDDSNVS接口、NVCC_DRAM接口、DRAM_REF接口、NVCC_RGMII接口连接，电源管理模块4还与金手指7连接。金手指7向电源管理模块4提供3.3V输入电压，电源管理模块4将3.3V输入电压同时转换为1.35V、1.325V、3V、1.5V、0.75V及1.2V六种电压，并向VDDARM接口提供1.35V电压、向VDDSOC接口提供1.325V电压、向VDDHIGH接口和VDDSNVS接口分别提供3V电压、向NVCC_DRAM接口提供1.5V电压、向DRAM_REF接口提供0.75V电压、向NVCC_RGMII接口提供1.2V电压。

拨码开关3与freescale i.MX6处理器的BOOT MODE接口连接。

EMMC存储模块6与freescale i.MX6处理器的SDIO4接口连接。

DDR3存储模块5与freescale i.MX6处理器的MMDC接口连接。

对freescale i.MX6处理器的所有外设接口进行金手指封装后，

freescale i.MX6处理器的外设接口包括一路SATA接口、四路USB接口、一路ETHERNET接口、两路SDIO接口、一路PCIE接口、五路UART接口、两路CAN接口、三路I2C接口、一路SPI接口、一路HDMI接口、一路LVDS接口、一路AUDIO接口、至多可配置56路GPIO接口和一路MIPI_CSI接口；其中，

四路USB接口分别为两路USB_HSIC接口、一路USB_HOST接口和一路USB_OTG接口；

ETHERNET接口为RMII接口形式的以太网口；

SDIO接口用于接入SD卡等符合SDIO接口形式的设备；

PCIE接口支持PCI-E X1，例如3G卡、4G卡、WIFI卡等；

五路UART接口、两路CAN接口和三路I2C接口、至多可配置56路GPIO接口GPIO接口均为输入输出接口；

SPI接口用于读取SD卡、FLASH芯片等设备，还可以用于与其它设备进行通讯；

HDMI接口为多媒体设备接口，用于接入多媒体设备，最高支持1920×1080分辨率；

LVDS接口为显示接口，用于接入显示屏，将图片数据传输到显示屏上进行显示，最高支持1366×768分辨率；

AUDIO接口为音频接口，用于接入音频设备；

MIPI_CSI接口用于接入MIPI视频设备，如摄像头。

SATA接口、USB接口、ETHERNET接口、SDIO接口、PCIE接口、UART接口、CAN接口、I2C接口、SPI接口、HDMI接口、LVDS接口、AUDIO接口和MIPI_CSI接口分别与金手指7连接，具体连接方式如图4-图7共同所示。

在图4-图7中，金手指7一共包括204个引脚，其中，金手指7的33、35、37引脚分别与第三路UART接口连接，39、41、43引脚分别与第二路UART接口连接，51、53、57、59引脚分别与第一路USB_HSIC接口连接，63和65引脚分别与第一can接口连接，67和69引脚分别与第二路can接口连接，75、77、79引脚分别与第一路UART接口连接，83、85、87引脚分别与USB_HOST接口连接，91、93、95、97引脚分别与USB_OTG接口连接，103和105引脚分别与第一路I2C接口连接，109、111、113引脚分别与第五路UART接口连接，117和119引脚分别与第四路UART接口连接，123和125引脚分别与第三路I2C接口连接，127和129引脚分别与第二路I2C接口连接，133、135、137、139、141引脚分别与AUDIO接口连接，161、163、165、167、169、171、173引脚分别与GPIO接口连接，177、181、183、185、187、191、193、195、197、199、201引脚分别与ETHERNET接口连接，30、32、34、36、38、40、42、44引脚分别与第二路SDIO接口连接，48、50、52、54、56、58引脚分别与第一路SDIO接口连接，62、64、68、70引脚分别与SATA接口连接，76、78、82、84、88、90引脚分别与PCIE接口连接，94、96、98、100、102、104、106、108、110、112引脚分别与MIPI_CSI接口连接，116、118、120、122、124、126、128、130、134、136引脚分别与HDMI接口连接，140、142、144、146、148、150、152、154、156、158引脚分别与LVDS接口连接，190、192、194、196、198、200、202引脚分别与SPI接口连接，11、13、15、17、27、45、47、49、55、61、71、73、81、89、99、101、107、115、121、131、155、157、175、179、189、203、12、14、16、、18、28、46、60、66、72、74、80、86、92、114、132、138、160、182、184、186、188、204引脚分别接地，1-10引脚、19-26引脚分别电源管理模块4连接，用于控制电源的启动。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应所述以权利要求的保护范围为准。