技术特征：
技术总结
本公开提供了一种用于FPGA的嵌入式浮点型DSP硬核结构，包括：第一输入单元，由输入寄存器组和浮点数乘法专用前加器构成，通过相对应的配置位，对输入数据进行输入寄存或者旁路选择；乘法器单元，连接到所述第一输入单元，接收前级经过寄存器的输入数据；第二输入单元，包括第二输入寄存器组，连接到乘法器单元的输出端；多路选择器组单元，输入端连接到所述第二输入单元的输出端、第一输入单元的输出端；ALU单元，包括加法器及逻辑运算单元，为浮点数和定点数提供加减以及乘法运算所使用，为定点数提供逻辑运算；输出单元。由于对数据的处理和运算都在该结构内部完成，运算效率要明显用软核的方式实现浮点数运算。
技术研发人员：赵赫;杨海钢;黄志洪;魏星;李小龙
受保护的技术使用者：中国科学院电子学研究所
技术研发日：2018.01.19
技术公布日：2018.07.06