本发明涉及液晶显示技术领域，特别是涉及一种内嵌式触控阵列基板、制作方法及液晶显示装置。
背景技术：
随着显示技术的飞速发展，触摸屏(touchpanel)已经遍及人们生活中的各个方面。随着触控技术的不断进步，人们对触控产品的要求也越来越高，在关注灵敏度的同时还要考虑轻薄，使得显示面板厂商制程成本大幅度提升。
目前，触摸屏按照组成结构可以分为：覆盖表面式触摸屏(on-celltouchpanel)以及内嵌式触摸屏(in-celltouchpanel)。内嵌式触摸屏是将触摸屏的触控电极内嵌在显示屏内部，例如将触控电极内嵌在阵列基板上。其中有一种方式，是利用阵列基板上的公共电极层(commonelectrode)充当触控电极，公共电极层采取分时复用，使画面显示与触控感测交替进行，即一帧画面分为显示时间段和触控时间段，公共电极层在显示时间段用于驱动液晶分子进行画面显示，在触控时间段用于实现触控感应检测。
如图1所示，现有的一种阵列基板上设有公共电极层与感应线路层，其中公共电极层包括呈阵列排布且相互绝缘的多个公共电极块81，感应线路层包括相互绝缘的多条感应线路82，所述多条感应线路82与所述多个公共电极块81分别一一对应电连接。具体地，公共电极层与感应线路层之间设有绝缘层，绝缘层中在与每个公共电极块81相对应的位置设有第一导通孔83，感应线路层中每条感应线路82的一端通过第一导通孔83与一个对应的公共电极块81电连接，感应线路层中每条感应线路82的另一端与触控驱动集成芯片90电连接。
如图2所示，所述阵列基板上还设有由扫描线86与数据线87绝缘交叉限定的多个像素单元，每个像素单元内设有像素电极88和薄膜晶体管70。图2所示为感应线路层的各条感应线路82与数据线87在同一层且紧邻并排设置。
如图3和图4所示，所述阵列基板在制作时，第一道蚀刻制程用于制作薄膜晶体管70的栅极71以及扫描线86；第二道蚀刻制程用于制作薄膜晶体管70的半导体层72；第三道蚀刻制程用于制作薄膜晶体管70的源极73、漏极74以及数据线87和感应线路层的感应线路82；第四道蚀刻制程用于制作导通公共电极块81的第一导通孔83；第五道蚀刻制程用于制作公共电极81；第六道蚀刻制程用于制作像素电极88的第二导通孔84，第七道蚀刻制程用于制作像素电极88，像素电极88通过第二导通孔84与薄膜晶体管70的漏极74接触。这种工艺对第一导通孔83和第二导通孔84的制作是通过两次光罩分别蚀刻制作而成的，工艺复杂，制程时间长，制作成本高。
技术实现要素：
为了克服现有技术中存在的缺点和不足，本发明的目的在于提供一种内嵌式触控阵列基板、制作方法及液晶显示装置，减少使用光罩制程的工序，节约制程时间和成本。
本发明的目的通过下述技术方案实现：
本发明提供一种内嵌式触控阵列基板，包括：
衬底；
形成在衬底上的第一金属层，第一金属层包括栅极和多条扫描线；
覆盖在第一金属层上的第一绝缘层；
形成在第一绝缘层上的有源层；
形成在第一绝缘层上的第二金属层，第二金属层包括源极、漏极、多条数据线和多条感应线，源极和漏极分别与有源层连接，每条数据线与源极连接；
覆盖在第二金属层上的第二绝缘层；
形成在第二绝缘层上的公共电极，公共电极包括呈阵列排布且相互绝缘的多个公共电极块；
覆盖在公共电极上的第三绝缘层，第三绝缘层和第二绝缘层中设有第一通孔和第二通孔，第一通孔设于每个公共电极块与对应的感应线相连的位置，第二通孔设于与漏极相对应的位置；
形成在第三绝缘层上的多个像素电极和多个导电块，多个像素电极与多个导电块相互绝缘，每个导电块填入第一通孔中将每个公共电极块与对应的感应线导电连接，每个像素电极填入第二通孔中与漏极导电连接。
进一步地，第一通孔贯穿每个公共电极块并使每个公共电极块的侧壁露出，导电块填入第一通孔中时与每个公共电极块露出的侧壁接触。
进一步地，第一通孔贯穿每个公共电极块并使每个公共电极块的侧壁及顶部露出，导电块填入第一通孔中时与每个公共电极块露出的侧壁及顶部接触。
进一步地，每条感应线与数据线平行且相邻设置。
进一步地，每条感应线的一端通过一个或多个第一通孔与对应的公共电极块导电连接，每条感应线的另一端与触控驱动集成芯片电连接。
进一步地，第一通孔与第二通孔通过同一道光罩制程制作形成。
进一步地，导电块与像素电极位于同一层且通过同一道光罩制程制作形成。
进一步地，多条扫描线与多条数据线相互绝缘交叉限定呈阵列排布的多个像素单元，每个公共电极块对应覆盖多个像素单元。
本发明还提供一种液晶显示装置，包括阵列基板、与阵列基板相对设置的彩膜基板及位于阵列基板与彩膜基板之间的液晶层，该阵列基板为如上所述的内嵌式触控阵列基板。
本发明还提供一种内嵌式触控阵列基板的制作方法，该制作方法包括以下步骤：
在衬底上沉积第一金属层，利用第一道光罩制程对第一金属层进行蚀刻形成栅极和扫描线；
在衬底上沉积覆盖第一金属层的第一绝缘层；
在第一绝缘层上沉积有源层薄膜，利用第二道光罩制程对有源层薄膜进行蚀刻制作有源层；
在第一绝缘层上沉积第二金属层，利用第三道光罩制程对第二金属层进行蚀刻形成源极、漏极、数据线和感应线，源极和漏极分别与有源层连接，数据线与源极连接；
在第一绝缘层上沉积覆盖第二金属层的第二绝缘层；
在第二绝缘层上沉积第一透明导电层，利用第四道光罩制程对第一透明导电层进行蚀刻形成公共电极，公共电极包括呈阵列排布且相互绝缘的多个公共电极块；
在公共电极上沉积第三绝缘层，利用第五道光罩制程对第三绝缘层和第二绝缘层进行蚀刻形成第一通孔和第二通孔，第一通孔设于每个公共电极块与对应的感应线相连的位置，第二通孔设于与漏极相对应的位置；
在第三绝缘层上沉积第二透明导电层，利用第六道光罩制程对第二透明导电层进行蚀刻形成相互绝缘的导电块和像素电极，导电块填入第一通孔中将每个公共电极块与对应的感应线导电连接，像素电极填入第二通孔中与漏极导电连接。
本发明有益效果在于：第一通孔和第二通孔是在同一道光罩制程中蚀刻形成，可以减少一次曝光，缩短制程时间，降低生产成本，而且降低了驱动电压，减少了功耗，且不会对穿透率造成影响。
附图说明
图1为现有的一种内嵌式触控阵列基板的平面示意图。
图2为图1的内嵌式触控阵列基板上单个像素单元的结构示意图。
图3为图2沿着a-a线的截面示意图。
图4为图2沿着b-b线的截面示意图。
图5为本发明实施例中内嵌式触控阵列基板的平面示意图。
图6为图5的内嵌式触控阵列基板上单个像素单元的结构示意图。
图7为图6沿着c-c线的截面示意图。
图8为图6沿着d-d线的截面示意图。
图9a至图9h为图6的内嵌式触控阵列基板沿着c-c线的制作过程截面示意图。
图10a至图10d为图6的内嵌式触控阵列基板沿着d-d线的制作过程截面示意图。
图11为本发明实施例中液晶显示装置的结构示意图。
图12为本发明实施例中的液晶显示装置与现有的液晶显示装置之间的穿透率-电压的模拟测试对比数据。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细的说明，但并不是把本发明的实施范围局限于此。
请参图5至图8，本发明实施例提供一种内嵌式触控阵列基板，包括：
衬底10；
形成在衬底10上的第一金属层，第一金属层包括栅极111和多条扫描线112，其中，每条扫描线112与对应的栅极111电连接，栅极111可以独立设置或者也可以为扫描线112的一部分；
覆盖在第一金属层上的第一绝缘层12；
形成在第一绝缘层12上的有源层13；
形成在第一绝缘层12上的第二金属层，第二金属层包括源极141、漏极142、多条数据线143和多条感应线144，每条感应线144与数据线143平行且相邻设置，源极141和漏极142分别与有源层13的两端接触连接，每条数据线143与对应的源极141连接，每个源极141、漏极142和栅极111都对应组成一个薄膜晶体管80；
覆盖在第二金属层上的第二绝缘层15；
形成在第二绝缘层15上的公共电极16，公共电极16包括呈阵列排布且相互绝缘的多个公共电极块161；
覆盖在公共电极16上的第三绝缘层17，第三绝缘层17和第二绝缘层15中贯穿设有第一通孔171和第二通孔172，第一通孔171对应于每个公共电极块161与对应的感应线144相连的位置，第一通孔171贯穿每个公共电极块161使每个公共电极块161的侧壁及顶部露出，第二通孔172设于与漏极142相对应的位置；
形成在第三绝缘层17上的多个像素电极181和多个导电块182，多个像素电极181与多个导电块182相互绝缘，每个导电块182填入第一通孔171中将每个公共电极块161露出的侧壁及顶部与对应的感应线144导电连接，即导电块182将每个公共电极块161与对应的感应线144桥接，每个像素电极181填入第二通孔172中与漏极142导电连接。将每个公共电极块161的顶部露出可以增大导电块182与每个公共电极块161之间的接触面积，从而使每个公共电极块161与对应的感应线144达到更好的导电连接。但本发明不限于此，在其它实施例中，第一通孔171可以贯穿每个公共电极块161并仅使每个公共电极块161的侧壁露出，每个导电块182填入第一通孔171中将每个公共电极块161露出的侧壁与对应的感应线144导电连接。
进一步地，第一通孔171与第二通孔172通过同一道光罩制程制作形成，导电块182与像素电极181通过同一道光罩制程制作形成。
进一步地，多条扫描线112与多条数据线143相互绝缘交叉限定呈阵列排布的多个像素单元，每个公共电极块161对应覆盖多个像素单元。
由于公共电极16与感应线144之间设有第二绝缘层15，因此每条感应线144可以通过第二绝缘层15与其它的公共电极块161保持绝缘。也就是说，每条感应线144除了一端通过第一通孔171及导电块182与对应的公共电极块161导电连接，另一端与触控驱动集成芯片100电连接之外，每条感应线144中间部分与其它公共电极块161之间通过第二绝缘层15相互绝缘。
本实施例中，感应线144和公共电极16在阵列基板内形成内嵌式触摸传感器(in-celltouchsensors)，所述内嵌式触摸传感器为自容式架构，公共电极16的各个公共电极块161作为自容电极，各条感应线144作为走线将探测信号引出至触控驱动集成芯片100，由触控驱动集成芯片100对探测信号进行处理。
本实施例中，利用阵列基板上的公共电极16充当触控感应功能，公共电极16采取分时复用，使画面显示与触控感测交替进行，即一帧画面分为显示时间段和触控时间段，公共电极16在显示时间段用于施加公共电压vcom并与像素电极181之间形成电场以驱动液晶分子进行画面显示，在触控时间段用于实现触控感应检测，以对显示屏上的触摸信号进行感测。
图9a至图9h为图6中阵列基板沿着c-c线的制作过程截面示意图，图10a至图10d为图6中阵列基板沿着d-d线的制作过程截面示意图。请参图9a至图9h和图10a至图10d，本发明还提供一种如上所述的内嵌式触控阵列基板的制作方法，包括以下步骤：
请参图9a，在衬底10上沉积第一金属层，第一金属层可以由mo、al、au、ag、cu等电阻率较低的金属或包含其中任一种材料的合金或其它复合膜层制成，利用第一道光罩制程对第一金属层进行蚀刻形成栅极111和扫描线112，其中栅极111与扫描线112相连或者栅极111为扫描线112的一部分；
请参图9b，在衬底10上沉积覆盖第一金属层的第一绝缘层12；
请参图9b，在第一绝缘层12上沉积有源层薄膜，利用第二道光罩制程对有源层薄膜进行蚀刻制作有源层13，有源层薄膜例如是非晶硅(a-si)半导体层，但不限于此；
请参图9c，在第一绝缘层12上沉积第二金属层，利用第三道光罩制程对第二金属层进行蚀刻形成源极141、漏极142、数据线143和感应线144，其中源极141和漏极142分别与有源层13的两端接触连接，数据线143与源极141连接；
请参图9d，在第一绝缘层12上沉积覆盖第二金属层的第二绝缘层15；
请参图9e和图10a，在第二绝缘层15上沉积第一透明导电层，利用第四道光罩制程对第一透明导电层进行蚀刻形成公共电极16，公共电极16包括呈阵列排布且相互绝缘的多个公共电极块161，多个公共电极块161之间露出第二绝缘层15，并且每个公共电极块161与对应的感应线144相连的位置上露出第二绝缘层15，第一透明导电层例如是由氧化铟锡(ito，indiumtinoxide)或氧化铟锌(izo，indiumzincoxide)等透明导电材料制成，但不以此为限；
请参图9f、图9g、图10b和图10c，在公共电极16上沉积第三绝缘层17，第三绝缘层17覆盖每个公共电极块161和将第二绝缘层15露出的位置，利用第五道光罩制程对第三绝缘层17和第二绝缘层15进行蚀刻形成第一通孔171和第二通孔172，其中第一通孔171设于每个公共电极块161与对应的感应线144相连的位置，第一通孔171贯穿每个公共电极块161使每个公共电极块161的侧壁及顶部露出，第二通孔172设于与漏极142相对应的位置；
请参图9h和图10d，在第三绝缘层17上沉积第二透明导电层，利用第六道光罩制程对第二透明导电层进行蚀刻形成相互绝缘的导电块182和像素电极181，导电块182填入第一通孔171中将每个公共电极块161露出的侧壁及顶部与对应的感应线144导电连接，像素电极181填入第二通孔172中与漏极142导电连接。第二透明导电层例如是由氧化铟锡(ito，indiumtinoxide)或氧化铟锌(izo，indiumzincoxide)等透明导电材料制成，但不以此为限。
第二金属层可以由mo、al、au、ag、cu等电阻率较低的金属或包含其中任一种材料的合金或其它复合膜层制成。第一绝缘层12、第二绝缘层15和第三绝缘层17可以采用无机绝缘材料例如氧化硅、氮化硅、氮氧化硅等制成。
如图11所示，本发明还提供一种液晶显示装置，包括如上所述的内嵌式触控阵列基板，该液晶显示装置还包括与内嵌式触控阵列基板相对设置的彩膜基板20及位于内嵌式触控阵列基板与彩膜基板20之间的液晶层30。
如图12所示，为本发明实施例提供的液晶显示装置与现有的液晶显示装置之间的穿透率-电压的模拟测试效果对比。本实施例采用六道光罩(mask)，当驱动电压为4.3v时，穿透率为3.91％，与现有的采用六道光罩(公共电极制作在像素电极上方，感应线与数据线制作在同一层)相比，当驱动电压为5.4v或5v时，穿透率为3.96％或3.93％，降低了驱动电压，且基本未损失穿透率；与现有的采用七道光罩(像素电极制作在公共电极上方，感应线与数据线制作在同一层)相比，当驱动电压为4.3v时，穿透率为3.81％，提高了穿透率。
本实施例中，第一通孔171和第二通孔172是在同一道光罩制程中蚀刻形成，相较于现有需要两道光罩制程分别制作形成而言，可以减少一次曝光，缩短制程时间，降低生产成本，而且降低了驱动电压，减少了功耗，且不会对穿透率造成影响。
上述实施方式只是本发明的实施例，不是用来限制本发明的实施与权利范围，凡依据本发明专利所申请的保护范围中所述的内容做出的等效变化和修饰，均应包括在本发明的专利保护范围内。