内嵌式封装体结构的制作方法
【专利摘要】本实用新型揭露一种内嵌式封装体结构，其包括：至少一封装体，所述封装体包括至少一内嵌座体，所述内嵌座体具有至少一连接端口，所述连接端口开放于所述封装体外侧。本实用新型特点在于，改进现有系统级封装结构将多颗IC封装整合于同一封装体时所发生因单一IC故障而导致整颗封装体报废的缺失，可方便组装、扩充、测试与替换IC零件，同时具有缩短工艺时间、降低积热、节省成本以及增加良率的功效。
【专利说明】内嵌式封装体结构
【技术领域】
[0001]本实用新型涉及一种封装体结构，尤其涉及一种具有内嵌座体的整合式封装体结构。
【背景技术】
[0002]近年来的半导体封装技术包括有二维的系统单芯片(System on Chip ；SoC)，目的在于将电子系统集成于单一芯片的集成电路，并具有低功耗、高性能、实装面积小的优点，但系统单芯片的设计时间太长，且不同元件封装于同一颗IC上，其所生产的1C，仍占有相当大面积，其应用范围有限。
[0003]而系统级封装(System in Package ;SiP)为新型的封装技术,可将一个系统或子系统的全部或大部分电子功能配置在整合型基板，相较于SOC更具有小型化、高功能、开发周期短、低价格的优点，其中，系统级封装包括三维整合型的系统级封装(SiP) 3D IC,以及同为3D整合型的硅穿孔(Through Silicon Via ；TSV) 3D IC等3种技术。
[0004]但硅穿孔3D IC技术，技术门槛与制造成本仍太高，应用尚未广泛，故目前以如多芯片封装(Mult1-chip Package ;MCP)技术、芯片堆叠(Stack Die)、层叠封装(Package onPackage ;PoP)、PiP (Package in Package)、内埋式基板(Embedded Substrate)等技术为业界主流技术。
[0005]前述如MCP等技术的系统极封装工艺，皆是将多颗IC整合于一封装体内，惟，整合前的IC通常并非皆为已知的良好芯片(known good die)，欲将所有IC整合必然面临整合前后的复杂测试过程以及散热的问题，更甚者，当任一 IC故障，则所述3D IC只能整颗报废。
[0006]因此，如何在目前的系统级封装技术提出一解决方案，实为一亟欲解决的问题。实用新型内容
[0007]有鉴于现有技术的缺失，本实用新型的目的在于提供一种便于组装、扩充、测试与替换的封装结构。
[0008]为达上述目的，本实用新型提供一种内嵌式封装体结构，其包括:
[0009]至少一封装体，所述封装体包括至少一第一内嵌座体，所述第一内嵌座体具有至少一连接端口，所述连接端口开放于所述封装体外侧。
[0010]上述的内嵌式封装体结构，其中所述封装体更包括至少一第一电路基板与所述第一内嵌座体连接。
[0011]上述的内嵌式封装体结构，其中更包括至少一中介层及至少一连接件，所述中介层设于所述封装体一表面以连接一第一电子载体，所述连接件电性连接个别的所述封装体与所述第一电子载体。
[0012]上述的内嵌式封装体结构，其中所述第一电子载体为电路板或芯片或电子元件或封装元件，所述第一电子载体与所述封装体的所述连接端口电性连接。[0013]上述的内嵌式封装体结构，其中所述中介层为散热膏或硅基板或垫片或薄膜。
[0014]上述的内嵌式封装体结构，其中所述连接件为导电胶或电线或运用线路重布技术的镀线。
[0015]上述的内嵌式封装体结构，其中所述内嵌座体为固态封模材料或射出成型的公座或母座。
[0016]上述的内嵌式封装体结构，其中所述至少一第一电子载体或所述封装体上更包括一溅镀处理层，或所述封装体或所述至少一第一电子载体之间更包括一金属材质层。
[0017]上述的内嵌式封装体结构，其中所述电路基板为能够移除的金属载板或可图案化的金属载板。
[0018]上述的内嵌式封装体结构，其中所述封装体更包括设于所述连接端口中而与内嵌座体接合的至少一端子，所述端子与所述电路基板的金属接点电性连接。
[0019]本实用新型特色在于，改进现有将IC整个于同一颗封装体内却导致单一 IC故障而整颗IC报废的缺失，以高脚数(high pin count)的内嵌式封装体为载体，并通过将周边IC插接于连接端口，通过可依照不同功能的需求而插接周边1C、模块、控制器(ContiOller)，亦或以排线连接至其他系统或装置，进而达到方便组装、扩充、测试与替换IC零件的优点，因此，本实用新型具有缩短工艺时间、降低积热、节省成本以及增加良率的功效。
[0020]以下结合附图和具体实施例对本实用新型进行详细描述，但不作为对本实用新型的限定。
【专利附图】
【附图说明】
[0021]图1-1:为本发明工艺第一实施例的组装示意图(一)；
[0022]图1-2:为本发明工艺第一实施例的组装示意图(二)；
[0023]图2:为本发明工艺第一实施例以另一态样的内嵌座体来实施的组装示意图(一)；
[0024]图3:为本发明工艺第一实施例以另一态样的内嵌座体来实施的组装示意图(二)；
[0025]图4:为本发明工艺第一实施例的组装示意图(三)；
[0026]图5:为本发明工艺第一实施例以另一态样的封装体来实施的组装示意图(一)；
[0027]图6:为本发明工艺第一实施例以另一态样的封装体来实施的组装示意图(二)；
[0028]图7:为本发明工艺第二实施例的组装示意图(一)；
[0029]图8:为本发明工艺第二实施例的组装示意图(二)；
[0030]图9:为本发明工艺第二实施例的组装示意图(三)；
[0031]图10:为本发明工艺第三实施例的组装示意图；
[0032]图11:为本发明结构第三实施例再扩充示意图；
[0033]图12:为本发明结构的组合图。
[0034]其中，附图标记
[0035]连接端口.ll、llb、llc、lld、lle、llf、lly、llz
[0036]第一内嵌座体.l、la、lb、ld、le、lf、lz
[0037]第二内嵌座体.1c
[0038]金属接点.21、21z、22[0039]第一电路基板.2、2b、2d、2e、2f、2z
[0040]第二电路基板.2c
[0041]封装体.3、3a、3b、3d、3e、3f、3z
[0042]中介层.4
[0043]第一电子载体.5、5a
[0044]第二电子载体.7、7a
[0045]第三电子载体.8
[0046]Micro-USB接头.a连接组件.b芯片.c
[0047]电子元件.d端子.P
【具体实施方式】
[0048]为了能更进一步了解本实用新型的特征及技术内容，请参阅以下有关本实用新型的详细说明与附图，然而所附的附图仅提供参考与说明用，并非用来对本实用新型加以限制。
[0049]首先请参照图1-1至图6，说明本实用新型内嵌式封装体结构的第一实施例，而为使本实用新型内容更易于了解，底下以制作一种USB3.0 / MiciO-USB双接头快闪存储碟的步骤为例说明。
[0050]如图1-1所示，本实用新型结构包括一封装体3，所述封装体包括具有多个连接端口 11的一第一内嵌座体I及一电路基板2,所述电路基板2具有快闪记忆体芯片(图未不出)、控制电路(图未示出)及USB2.0、USB3.0金属接点21、22，所述第一内嵌座体I可为固态封模材料(Epoxy Molding Compound,EMC)或射出成型的公座或母座，以下则皆以母座为实施来说明；此时，这些连接端口 11尚未外露于所述封装体3外侧；
[0051]如图1-2所示，所述封装体的连接端口 11是可采用切割的方式外露，亦可通过将第一内嵌座体I放置在可使这些连接端口 IlUla外露而开放于所述封装体3外侧的特定位置，则这些连接端口 11分别开放于所述封装体3外侧；
[0052]此外，第一内嵌座体I以如图2所示的另一种态样实施，其与图1-1差异在于此是以分别具有一连接端口 Ila的多个第一内嵌座体Ia与第一电路基板2连接后再封装来形成一封装体3a，接续如图3所示，此封装体3a经切割后，这些内嵌座体Ia分别的连接端口Ila外露于封装体3a;
[0053]至此，即可轻易地如图1-2或图3所示将Micro-USB接头a插接于这些连接端口11 (或连接端口 11a)，后续再进一步如图4所示，以SMT技术或以卡合、接合后(亦可再选择性地灌胶)的组装式技术将USB3.0连接组件b与所述封装体3连接(详细组装方式已揭露于中国台湾专利证书号第M439795号说明书内文，所述说明书内文主要包括将原USB2.0接口的存储碟升级为可用于USB3.0接口存储碟的技术特征)，形成一以内嵌式封装体工艺所完成的USB3.0 / Micro-USB的双接口接头快闪存储碟的内嵌式封装体结构；
[0054]前述的封装体3更可另以具有端子P的一封装体3z实施，即，如图5、图6所示，多个端子P得以射出包覆成型、卡勾或表面粘着技术设于连接端口 Ilz中而与第一内嵌座体Iz接合，此处以表面粘着技术(SMT)填胶为实施，并且，在接合后，这些端子P的一端分别延伸而外露于所述内嵌座体Iz —侧，这些端子P分别与所述金属接点21z接触而与第一电路基板2z电性连接,最后,通过封装形成一封装体3z,于此,可再接续安装Micro-USB接头a以供电源或数据的传输，完成一内嵌式封装体结构。
[0055]现有一般多芯片封装技术是将两种以上的记忆体芯片，通过水平放置与(或)堆叠(垂直)方式整合而封装在同一个BGA封装里，而本实用新型的第二实施例则针对多芯片封装技术的创新应用结构，请参照图7至图9，以一可为高脚数的球栅阵列(BGA)或格栅阵列(LGA)的封装体3b实施，本实施例的封装体3b以一 BGA的封装体3b为实施，其包括多个第一内嵌座体Ib及一第一电路基板2b,这些第一内嵌座体Ib分别设于所述第一电路基板2b 一侧，其中，这些第一内嵌座体Ib分别具有多个连接端口 11b，所述第一电路基板2b具有多个芯片a或电子元件b，所述第一电路基板2b上的引脚接引至各单边，这些第一内嵌座体Ib对应接引至各单边的引脚而分设于所述第一电路基板2b的四侧；
[0056]其中，本实用新型结构在工艺中是将第一内嵌座体Ib预先设置于特定位置后再封装，故这些连接端口 Ilb外露而开放于所述封装体3b的四周缘；
[0057]接续，本实用新型更包括设于所述封装体3b —侧的中介层4，通过所述中介层4，所述封装体3b可进一步与一第一电子载体5堆叠连接，其中所述中介层4进一步为散热膏、硅基板、垫片或薄膜，而所述电子载体5可为任意电路基板或任意种类的封装体，而本实施例的中介层4、第一电子载体5分别以一散热膏及如图8所不的LGA封装体为实施；而为了防止堆叠后产生电磁干扰(EMI)，封装体3b的第一电路基板2b上或第一电子载体5上可具有溅镀处理层(图未示出)，或者，堆叠的封装体或电子载体之间更包括一金属材质层。藉此，使本实用新型为一组装容易、快速、成本低且改善散热问题的内嵌式封装体结构；
[0058]于此所述封装体3b更可进一步应用而包括具有插接头的至少一第二电子载体7，此第二电子载体7为具有插接头的另一电路板或芯片或电子元件或封装元件或作为传输用的线路接头，例如周边1C、控制器、LGA或BGA封装体、排线，信号线、传输线，所述第二电子载体7插接于所述步骤2的封装体3b的这些连接端口 11b，形成一由内嵌式封装体堆叠插接周边IC的系统级封装产品。
[0059]再如图10所示意，用以说明本实用新型第三实施例，其是将第一实施例中以LGA封装体实施的第一电子载体5以另一以LGA封装的第一电子载体5a(即此第一电子载体5a包括相互连接的至少一第二内嵌座体Ic与一第二电路基板2c，所述第二内嵌座体Ic具有多个连接端口 lie)来实施；进一步来说，本实施例的封装体3b与所述电子载体5a堆叠连接后，更进一步包括至少一连接件6,所述连接件6电性连接于所述连接端口 Ilc及所述连接端口 Ilb,而所述连接件6可为电线或导电胶或运用线路重布(redistribution layer,RDL)技术的镀线；
[0060]此外，若这些水平插接于所述第一电子载体5a的第二电子载体7还具有连接端口lly，则这些第二电子载体7亦可再供其他如图11具有插接头的至少一第三电子载体8(其可为具插接头的电路板、芯片、电子元件、封装元件)进行水平的插接而达到更佳的扩充度，并且，每一第二电子载体7或第三电子载体8亦皆可再通过中介层4进行垂直的堆叠，由于本实用新型的结构是极具弹性的混合式应用(即水平摆放与垂直堆叠兼具的扩充方式)，因此，本实用新型的结构深具良好的应用性与扩充性。
[0061]再者，如图12中所示，为本实用新型第四实施例的堆叠为三层的结构，其是包括多个封装体3d、3e、3f (封装体3d以BGA封装为实施、封装体3e、3f以LGA封装为实施)，这些封装体3(1、36、3€分别通过多个中介层4连接多个第一电路基板2(1、26、26所述封装体3d、3e、3f内分别具有一第一内嵌座体ld、le、lf，这些第一内嵌座体Id、le、If分别具有多个连接端口 lid、lie、llf，这些连接端口 lld、lle、llf分别开放于所述封装体3d、3e、3f?外侧，续此，本实用新型内嵌式封装体结构更包括至少一第二电子载体7a，所述第二电子载体7a与所述封装体3d的所述连接端口 Ild电性连接，而所述第二电子载体7a与前述电子载体7相同，得以具有插接头的的一电路板或具有插接头的一封装元件或作为传输用的线路实施。
[0062]如上所述，当本实用新型以第一实施例实施时，本实用新型结构则更包括由中介层连接分别封装体的堆叠结构，据此堆叠结构，亦以一连接件电性连接所述分别的封装体相对应的连接端口，以完成应用于系统级封装的内嵌式封装体结构。
[0063]本实用新型在实际产品的应用上，可将同类型的产品进行连接，如快闪记忆体产品的堆叠，或者，将达上千脚数的高脚数产品或较为复杂或应用在高频(如3D封装产品、MCP、eMCP)的产品作为载体(例如一无线通讯模块)，再进一步串连其他的周边IC封装体(例如串接一 GPS定位模块及一多媒体模块)。
[0064]综上所述，本实用新型应用在如3D IC的系统级封装时，得以垂直堆叠、水平插接、堆叠与插接混合或水平插接后再堆叠与插接等方式来实施，可达到良好的应用性，不仅解决现有将所有IC整合于同一堆叠上的缺失而提高良率，更具有节省时间、方便组装与方便测试的功效。
[0065]当然，本实用新型还可有其它多种实施例，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员当可根据本实用新型作出各种相应的改变和变形，但这些相应的改变和变形都应属 于本实用新型所附的权利要求的保护范围。
【权利要求】
1.一种内嵌式封装体结构，其特征在于，包括: 至少一封装体，所述封装体包括至少一第一内嵌座体，所述第一内嵌座体具有至少一连接端口，所述连接端口开放于所述封装体外侧。
2.根据权利要求1所述的内嵌式封装体结构，其特征在于，所述封装体更包括至少一第一电路基板与所述第一内嵌座体连接。
3.根据权利要求1或2所述的内嵌式封装体结构，其特征在于，更包括至少一中介层及至少一连接件，所述中介层设于所述封装体一表面以连接一第一电子载体，所述连接件电性连接个别的所述封装体与所述第一电子载体。
4.根据权利要求3所述的内嵌式封装体结构，其特征在于，所述第一电子载体为电路板或芯片或电子元件或封装元件，所述第一电子载体与所述封装体的所述连接端口电性连接。
5.根据权利要求3所述的内嵌式封装体结构，其特征在于，所述中介层为散热膏或硅基板或垫片或薄膜。
6.根据权利要求1或2所述的内嵌式封装体结构，其特征在于，所述连接件为导电胶或电线或运用线路重布技术的镀线。
7.根据权利要求1或2所述的内嵌式封装体结构，其特征在于，所述内嵌座体为固态封模材料或射出成型的公座或母座。
8.根据权利要求3所述的内嵌式封装体结构，其特征在于，所述至少一第一电子载体或所述封装体上更包括一溅镀处理层，或所述封装体或所述至少一第一电子载体之间更包括一金属材质层。
9.根据权利要求2所述的内嵌式封装体结构，其特征在于，所述电路基板为能够移除的金属载板或可图案化的金属载板。
10.根据权利要求9所述的内嵌式封装体结构，其特征在于，所述封装体更包括设于所述连接端口中而与内嵌座体接合的至少一端子，所述端子与所述电路基板的金属接点电性连接。
【文档编号】H01L23/31GK203800042SQ201420053465
【公开日】2014年8月27日 申请日期:2014年1月27日 优先权日:2013年7月1日
【发明者】龙振炫, 吕建贤, 郑雅云, 林国华 申请人:群丰科技股份有限公司