本发明涉及一种键盘扫描电路，尤其是一种键盘状态变化脉冲产生电路。
背景技术：
随着嵌入式技术的不断发展，当前各类电子产品普遍采用微控制器作为控制核心，键盘作为主要的输入设备，得到了广泛的应用。目前的键盘扫描主要由微控制器所控制，需要通过运行微控制器中的程序来进行，遇到干扰，造成程序飞跑，扫描程序将不能正常工作。申请号为cn201010153560.2的发明专利“一种矩阵键盘的快速扫描定位方法”采用键盘中断触发的方式进入键盘的扫描定位过程，采用多次重复键盘扫描步骤的方法判断按键是否有效，并对所获得的键值进行状态判断；如果多次采样状态相同，则处于稳定状态，键值有效；如果多次采样状态不同，键值无效。单键操作或组合键操作需要单独判断，如是单键操作，则进入单键处理模式；如是组合键操作，则进入组合键处理模式。该专利所述方法解决了由于键盘自身的机械特性造成的键盘抖动而引起错键、连续触键等错误问题，以及对组合键和重复按键的支持问题。但所述方法单键操作与组合键操作需要分别处理；没有考虑键盘状态维持一段时间到后才执行有效操作的键盘操作功能；增减按键操作功能或者是调整按键操作功能时，需要修改键盘扫描定位程序结构。有按键按下时，所述方法是将键盘键值放到队列中，等待应用程序读取，没有采用输出中断信号的方式。技术实现要素：为了解决现有键盘扫描定位方法存在的上述技术问题，本发明提供了一种键盘状态变化脉冲产生电路，由或门、m位延迟缓冲器和m个异或门组成；m位延迟缓冲器用于对键盘扫描定位电路输出的m位键号分别进行信号延迟；m个异或门的输入分别为m位延迟缓冲器的输入、输出信号；m个异或门的输出分别连接至或门的输入端；或门的输出端输出键盘状态变化脉冲。所述延迟缓冲器为边沿触发器；所述边沿触发器的触发输入端均连接至时钟脉冲。所述时钟脉冲的上升沿为有效触发沿；所述延迟缓冲器在时钟脉冲的有效触发沿进行数据锁存；所述m位键号只会在时钟脉冲的有效触发沿发生改变。所述键盘扫描定位电路包括矩阵式键盘、缓冲寄存器、状态码寄存器、编码器。所述矩阵式键盘共有x行、y列，设有n位键盘状态信号输出端；所述n位键盘状态信号为电平信号；所述n＝x+y。所述缓冲寄存器和状态码寄存器均为n位二进制寄存器，缓冲寄存器的n位数据输入端连接至n位键盘状态信号输出端，状态码寄存器的2×n位数据输入端中的n位连接至n位键盘状态信号输出端，另外n位连接至缓冲寄存器的n位数据输出端；所述编码器有2×n位编码输入端，所述2×n位编码输入端连接至状态码寄存器的2×n位数据输出端；所述缓冲寄存器的接收脉冲输入端和状态码寄存器的接收脉冲输入端均连接至时钟脉冲；所述矩阵式键盘由取样脉冲控制获取n位键盘状态信号。所述n位键盘状态信号为电平信号。所述矩阵式键盘由x行-y列按键矩阵、行三态缓冲器、列三态缓冲器、行状态寄存器、列状态寄存器组成；所有按键矩阵的行线分别连接至行三态缓冲器的输出端，所有按键矩阵的列线分别连接至列三态缓冲器的输出端；行三态缓冲器和列三态缓冲器的所有输入端连接至低电平；所有按键矩阵的行线分别连接至行状态寄存器的输入端，所有按键矩阵的列线分别连接至列状态寄存器的输入端；所述行状态寄存器的输出端与列状态寄存器的输出端共同组成键盘状态信号输出端。所述行三态缓冲器在取样脉冲的低电平使能有效时，要求列状态寄存器在取样脉冲的上升沿进行数据锁存、列三态缓冲器在取样脉冲的高电平使能有效、行状态寄存器在取样脉冲的下降沿进行数据锁存；或者是，行三态缓冲器在取样脉冲的高电平使能有效时，要求列状态寄存器在取样脉冲的下降沿进行数据锁存、列三态缓冲器在取样脉冲的低电平使能有效、行状态寄存器在取样脉冲的上升沿进行数据锁存。所述缓冲寄存器和状态码寄存器在时钟脉冲的有效触发沿同时进行数据锁存；所述状态码寄存器2×n位数据输出端输出2×n位的状态码；所述状态码由有效状态码和无效状态码组成；所述编码器输出的键号由有效键号和无效键号组成；所述有效状态码由有效键盘操作或状态产生，编码器输入每一个有效状态码时对应输出相应的有效键号；所述无效状态码由无效键盘操作或状态产生，编码器输入所有无效状态码时都对应输出无效键号，无效键号为所有有效键号之外的一个值。m值的选择应满足2m大于等于有效键号与无效键号的数量之和。所述的n位、2×n位、m位均指二进制位数据。所述时钟脉冲的周期为20～100ms；所述取样脉冲的周期不大于所述时钟脉冲的周期，其特例是所述取样脉冲为所述时钟脉冲。所述时钟脉冲和取样脉冲由振荡器输出，取样脉冲的周期不大于时钟脉冲的周期。取样脉冲的特例是直接使用时钟脉冲作为取样脉冲。本发明的有益效果是：当键盘扫描定位电路输出的键号发生改变时，能够输出键盘状态变化脉冲，作为接收装置的中断请求信号。将键盘扫描定位电路对单键操作、组合键操作、键盘维持状态操作的定位，由时钟脉冲扫描转换成同一二进制长度的状态码，采用统一编码的方式进行处理，单键操作、组合键操作、键盘维持状态操作仅体现在状态码的不同上；如果需要增减按键操作功能或者是调整按键操作功能，不需要修改电路结构，只需根据增减后的状态码与键号之间的对应关系更改编码器的编码内容、即重新修改写入只读存储器的存储内容即可。所述电路没有使用单片机、arm等微控制器，不用运行程序，工作可靠。附图说明图1是键盘扫描定位电路原理框图；图2是本发明实施例的矩阵式键盘电路图；图3是本发明实施例的扫描定位电路图；图4是本发明实施例的键盘状态变化脉冲产生电路的电路图；图5是本发明实施例的键盘有效操作的相关波形示意图。具体实施方式以下结合附图对本发明作进一步说明。图1是键盘扫描定位电路原理框图，由矩阵式键盘400、缓冲寄存器100、状态码寄存器200、编码器300组成，图1还包括振荡器500。振荡器500为多谐振荡器，设有cp时钟脉冲输出端和ck取样脉冲输出端，cp时钟脉冲的周期为20～100ms，ck取样脉冲的周期不大于cp时钟脉冲的周期。图2是本发明实施例的矩阵式键盘400的电路图，共有2行、2列，共4个按键，由按键s1、按键s2、按键s3、按键s4和连接至电源+vcc的上拉电阻r1、上拉电阻r2、上拉电阻r3、上拉电阻r4，以及行三态缓冲器401、列三态缓冲器402、行状态寄存器403、列状态寄存器404组成。行三态缓冲器401的2个输出端y1、y2分别连接至2根行线，列三态缓冲器402的2个输出端y3、y4分别连接至2根列线；行三态缓冲器401和列三态缓冲器402的所有输入端x1～x4连接至低电平。行状态寄存器403的2个输入端d41、d42分别连接至2根行线，列状态寄存器404的2个输入端d43、d44分别连接至2根列线；行状态寄存器403的2个输出端q41、q42输出行状态信号i1、i2，列状态寄存器404的2个输出端q43、q44输出列状态信号i3、i4；行状态寄存器403的2个输出端与列状态寄存器404的2个输出端共同组成4位键盘状态信号输出端，输出键盘状态信号i1、i2、i3、i4。实施例中，行三态缓冲器401的使能输入en1低电平有效，列三态缓冲器402的使能输入en2高电平有效；en1和en2均连接至振荡器500的ck取样脉冲输出端。行状态寄存器403与列状态寄存器404的接收脉冲输入端clk3、clk4均连接至振荡器500的ck取样脉冲输出端，行状态寄存器403在ck取样脉冲的下降沿进行数据锁存，列状态寄存器404在ck取样脉冲的上升沿进行数据锁存。当行三态缓冲器401和列三态缓冲器402使用同型号的三态缓冲器，例如，同时使用三态缓冲器74hc241时，74hc241的使能输入为高电平有效，因此，在ck取样脉冲输出端与行三态缓冲器401的使能输入端en1之间，需要增加一个非门。同样地，当行状态寄存器403和列状态寄存器404使用同型号的数据寄存器，例如，行状态寄存器403和列状态寄存器404均使用双d触发器74hc74组成数据寄存器时，74hc74的触发输入为上升沿有效，因此，在ck取样脉冲输出端与行状态寄存器403的接收脉冲输入端clk3之间，需要增加一个非门。图1中的缓冲寄存器100、状态码寄存器200、编码器300组成扫描定位电路，其实施例电路图如图3所示。矩阵式键盘电路有4个按键，矩阵式键盘输出的键盘状态信号为4位二进制码，因此，缓冲寄存器100要求寄存4位二进制数据，状态码寄存器200要求寄存8位二进制数据。缓冲寄存器100的4个数据输入端连接至i1、i2、i3、i4；状态码寄存器200的8个数据输入端中，4个数据输入端连接至i1、i2、i3、i4，另外4个数据输入端连接至缓冲寄存器100的4个输出端；编码器300的8个输入端连接至状态码寄存器200的8个输出端。编码器300输出经过扫描定位确定的4位二进制键号。图3中，触发器101组成缓冲寄存器100、触发器201组成状态码寄存器200。触发器101由4个边沿触发器组成，4个边沿触发器的触发输入端为缓冲寄存器100的接收脉冲输入端，均连接至振荡器500的cp时钟脉冲输出端；触发器201由8个边沿触发器组成，8个边沿触发器的触发输入端为状态码寄存器200的接收脉冲输入端，均连接至振荡器500的cp时钟脉冲输出端。触发器101、触发器201优选由边沿触发的d触发器组成，例如，由双d触发器74hc74、4d触发器74hc175组成。图3实施例中，触发器101、触发器201均选择上升沿触发的8d触发器74hc273，此时，要将图3中未画出的清零输入端连接至高电平，使74hc273的清零功能处于无效状态，只具有触发功能；触发器101只需要4d触发器，任意使用所选8d触发器74hc273中的4个d触发器即可。两个8d触发器74hc273的触发输入端clk1、clk2均连接至cp。图3中，只读存储器301组成编码器300。只读存储器301的地址输入端a7～a0为编码器300的输入端，只读存储器301的数据输出端d3～d0为编码器300的编码输出端c3～c0。键盘扫描定位电路的工作原理如下：图2中，矩阵式键盘的4个按键以2×2的矩阵形式排列，所有的行线与列线都通过上拉电阻接至电源+vcc。矩阵式键盘由ck取样脉冲控制，采用反转法获取键盘状态信号i4、i3、i2、i1。例如，没有键按下的键盘状态信号是1111，s1按下的键盘状态信号是1010，s1、s2同时按下的键盘状态信号是0010。键盘状态信号的4位二进制码称为键值。ck取样脉冲控制对矩阵式键盘进行采样读取键值的方法是：在ck取样脉冲的低电平，通过行三态缓冲器401控制所有行线输出低电平，列三态缓冲器402输出高阻态开放列线；在ck取样脉冲的上升沿由列状态寄存器404采样读取列线状态作为键值的高2位；在ck取样脉冲的高电平，通过列三态缓冲器402控制所有列线输出低电平，行三态缓冲器401输出高阻态开放行线；在ck取样脉冲的下降沿由行状态寄存器403采样读取行线状态作为键值的低2位；上述过程周而复始，列状态寄存器404、行状态寄存器403输出的4位键值始终为矩阵式键盘的最新状态。从ck取样脉冲控制对矩阵式键盘进行采样读取键值的方法可知，行三态缓冲器401在ck取样脉冲的低电平使能有效时，同时要求列状态寄存器404在ck取样脉冲的上升沿进行数据锁存、列三态缓冲器402在ck取样脉冲的高电平使能有效、行状态寄存器403在ck取样脉冲的下降沿进行数据锁存。反过来，如果行三态缓冲器401在ck取样脉冲的高电平使能有效时，同时要求列状态寄存器404在ck取样脉冲的下降沿进行数据锁存、列三态缓冲器402在ck取样脉冲的低电平使能有效、行状态寄存器403在ck取样脉冲的上升沿进行数据锁存。在上述ck取样脉冲控制采样读取键值的过程中，行状态寄存器403、列状态寄存器404进行采样的时刻恰好是列三态缓冲器402与行三态缓冲器401进行状态反转的时刻，正常工作下的行状态寄存器403或列状态寄存器404能够正确采样。如果要求有一定时序上的裕量，则可以对连接至列三态缓冲器402与行三态缓冲器401的ck取样脉冲进行延迟，方法是令ck取样脉冲经过rc延迟电路再连接至行三态缓冲器401与列三态缓冲器402的en1、en2，延迟时间由rc延迟电路决定，确定rc延迟电路的延迟时间的原则是，延迟的ck取样脉冲相位不超过90°；或者是ck取样脉冲经过几个门电路的缓冲后再连接至行三态缓冲器401与列三态缓冲器402的en1、en2，此时的延迟时间为所述几个门电路的总时延时间。缓冲寄存器100、状态码寄存器200在cp时钟脉冲控制下，在cp的每一个周期的有效触发沿进行数据锁存。图3中，74hc273为上升沿触发有效，因此，cp时钟脉冲的有效触发沿为上升沿。状态码寄存器200的8个数据输入端中的4个数据输入端d20～d23直接连接至矩阵式键盘输出的状态信号i1、i2、i3、i4，另外4个数据输入端d24～d27连接至缓冲寄存器100的数据输出端q10～q13，缓冲寄存器100的4个数据输入端d10～d13直接连接至矩阵式键盘输出的状态信号i1、i2、i3、i4，因此，在cp时钟脉冲的有效触发沿，状态码寄存器200的8个数据输出端中，与直接连接至矩阵式键盘输出的状态信号i1、i2、i3、i4相对应的4个数据输出端q20～q23锁存的数据为矩阵式键盘的当前状态，其4位数据称为现态键值；与连接至缓冲寄存器100的数据输出端相对应的4个数据输出端q24～q27锁存的数据为矩阵式键盘的前一状态，其4位数据称为前态键值。状态码寄存器200数据输出端输出的4位现态键值和4位前态键值共同组成8位状态码。所述的8位状态码用于识别矩阵式键盘的当前状态和操作状态。例如，本实施例中，无键按下的状态码是11111111；s1键单键按下操作的状态码是11111010；s1键单键按下且维持的状态码是10101010；s1键单键释放操作的状态码是10101111；s2键单键按下操作的状态码是11110110；s4键单键按下操作的状态码是11110101；s2+s1组合操作的s1按下操作，表示先按下s2后，在s2维持按下的状态再按下s1的操作，该操作的状态码是01100010。编码器300用于将状态码转换为键号。实施例中，设有6个有效的键盘操作与状态，包括：操作0：按键s1的单键按下操作，键号为0000；操作1：按键s2的单键按下操作，键号为0001；操作2：按键s3的单键按下操作，键号为0010；操作3：按键s3单键按下后的维持状态，键号为0011；操作4：按键s4单键按下后，再按下按键s2的组合键操作，键号为0100；操作5：按键s1的单键释放操作，键号为0101。根据上述规定得到的状态码和键号见编码表1：表1编码表键盘操作状态码(地址)键号(存储数据)s1单键按下111110100000s2单键按下111101100001s3单键按下111110010010s3单键按下维持100110010011s4+s2组合操作010101000100s1单键释放101011110101其他操作或状态********1111编码器300为组合逻辑电路，设计电路，满足表1的逻辑关系即可。实施例的编码器300优选由只读存储器301组成。只读存储器301有8位地址，共28个4位二进制存储单元。6个有效的键盘操作与状态有6个有效状态码，对应6个有效的键号；将状态码作为只读存储器301的地址a7～a0，在与6个有效状态码相对应的存储单元中，将相应的键号作为存储数据写入。6个有效的键盘操作与状态之外产生的状态码为无效状态码，即表1中的其他操作或状态所产生的为无效状态码；在其他存储单元中，全部写入无效键号，无效键号为6个有效键号之外的一个值，实施例中，无效键号为1111。只读存储器301一直工作在数据输出状态。当只读存储器301具有片选控制、数据输出缓冲控制功能时，应使其片选控制、数据输出缓冲控制处于有效状态。实施例中的键号为4位二进制码。键号的二进制位数可以根据需要增加，或者减少，此时，只需选择与此相匹配的只读存储器301即可。设键号的二进制位数为m，m值的选择应满足2m大于等于有效键号与无效键号的数量之和。当矩阵式键盘有n位键盘状态信号输出时，只读存储器301需要有2×n位地址输入，m位数据输出。如果需要增减按键操作功能或者是调整按键操作功能，只需根据需要修改表1，将修改后的内容重新写入只读存储器301的存储内容即可。实施例中，当矩阵式键盘s1单键按下时，编码器300在s1单键按下后的cp时钟脉冲的有效触发沿开始，至下一个cp时钟脉冲的有效触发沿为止，编码输出端c3～c0输出键号0000；当矩阵式键盘s2单键按下时，编码器300在s2单键按下后的cp时钟脉冲的有效触发沿开始，至下一个cp时钟脉冲的有效触发沿为止，输出键号0001；当矩阵式键盘先按下s4后，再按下s2，编码器300在s2组合键按下后的cp时钟脉冲的有效触发沿开始，至下一个cp时钟脉冲的有效触发沿为止，输出键号0100；当矩阵式键盘s1单键释放时，编码器300在s1单键释放后的cp时钟脉冲的有效触发沿开始，至下一个cp时钟脉冲的有效触发沿为止，输出键号0101；因此可以看出，当识别的是矩阵式键盘的有效按键操作时，编码器300在该有效按键操作后的cp时钟脉冲的有效触发沿开始，至下一个cp时钟脉冲的有效触发沿为止，输出持续时间为一个cp时钟脉冲周期宽度的有效键号。实施例中，当矩阵式键盘s3单键按下时，编码器300在s3单键按下后的cp时钟脉冲的有效触发沿开始，至下一个cp时钟脉冲的有效触发沿为止，输出键号0010；在接下来的cp时钟脉冲的有效触发沿开始，至s3单键按下维持状态结束后的下一个cp时钟脉冲的有效触发沿为止，编码器300输出键号0011；因此可以看出，当识别的是矩阵式键盘的维持状态时，编码器300输出有效键号的持续时间与该维持状态的持续时间相适应。当键盘的状态或操作为表1中所述的6个有效的键盘操作与状态之外时，编码器300输出无效键号1111。无论是输出有效键号，还是输出无效键号，编码器300改变输出内容的时刻为cp时钟脉冲的有效触发沿；实施例中，编码器300改变输出内容的时刻为cp时钟脉冲的上升沿。cp时钟脉冲的周期为矩阵式键盘的扫描周期。键盘扫描周期在20ms以上时，能够有效地避开了键盘按键抖动的影响；键盘扫描周期在100ms以下时，不至于遗漏键盘操作；因此，cp时钟脉冲的周期应该控制在20～100ms。ck取样脉冲的周期要求不大于cp时钟脉冲的周期，这样，在cp时钟脉冲每个有效触发沿获取状态码时，能够保证列状态寄存器404、行状态寄存器403输出的4位键值始终为矩阵式键盘的最新状态。ck取样脉冲的特例是直接使用cp时钟脉冲作为ck取样脉冲。实施例中，cp时钟脉冲、ck取样脉冲均由振荡器500产生并输出。cp时钟脉冲和ck取样脉冲也可以由其他电路或者装置提供。图4是本发明实施例的键盘状态变化脉冲产生电路的电路图。当识别的是矩阵式键盘的有效按键操作时，编码器300在该有效按键操作后的cp时钟脉冲的有效触发沿开始，至下一个cp时钟脉冲的有效触发沿为止，输出持续时间为一个cp时钟脉冲周期宽度的有效键号。接收所述矩阵式键盘输出的装置，需要时刻查询矩阵式键盘的输出，获取键号。查询的周期间隔必须小于cp时钟脉冲的周期。图4所示电路用于判断矩阵式键盘输出的键号是否发生改变，当矩阵式键盘输出的键号发生改变时，输出键盘状态变化脉冲，用于辅助矩阵式键盘的接收装置接收矩阵式键盘输出的键号，例如，将键盘状态变化脉冲作为接收装置的中断请求信号。图4所示电路由延迟缓冲器601、异或门602、异或门603、异或门604、异或门605、或门606组成。延迟缓冲器601由只具有触发功能的4个边沿触发器组成，4个边沿触发器的触发输入端为延迟缓冲器601的接收脉冲输入端，均连接至振荡器500的cp时钟脉冲输出端；延迟缓冲器601在cp时钟脉冲的有效触发沿进行数据锁存。延迟缓冲器601用于对编码器300的编码输出端的4位数据c3～c0分别进行延迟处理。延迟缓冲器601的4个数据输入端d63～d60连接至编码器300的编码输出端c3～c0，延迟缓冲器601的4个数据输出端q63～q60相应输出的数据是c31～c01；c31～c01经过延迟缓冲器601的一级缓冲后，其信号比c3～c0延迟一个cp时钟脉冲周期，图5所示为本发明实施例的键盘有效操作的相关波形示意图。设在cp时钟脉冲的t1区间，矩阵式键盘存在一次有效操作，实施例的有效操作包括：s1单键按下、s2单键按下、s3单键按下、s4+s2组合操作的s2按下、s1单键释放。在一次有效操作的下一个有效触发沿，即图5中cp时钟脉冲t1区间之后的上升沿，编码器300输出的编码c3～c0发生改变；在t2区间，编码器300输出一个周期的有效编码c3～c0；在t3、t4及之后区间，编码器300输出的编码c3～c0再一次改变且进入维持状态，该维持状态可能是例如s1单键按下后面的维持状态，输出无效键号，也可能是s3单键按下后面的维持状态，输出有效键号，直到下一次有效操作。图5中的d6脉冲示意表示编码器300输出的编码c3～c0是处于维持状态，没有变化，还是发生改变，实际电路中不存在所述的d6脉冲。如图5所示，d6脉冲为低电平，示意表示编码器300输出的编码c3～c0是处于维持状态，没有变化；d6脉冲为高电平，示意表示编码器300输出一个周期的有效编码c3～c0。图5中的q6反映的是c31～c01的变化情况，显然，q6比d6延迟一个cp时钟脉冲周期。同样，实际电路中不存在所述的q6脉冲。图5中，编码器300输出的编码c3～c0是处于维持状态，没有变化，还是发生改变，实际是由4位延迟缓冲器601、异或门602、异或门603、异或门604、异或门605、或门606所组成的逻辑电路完成。4个异或门分别与编码器300编码输出端c3～c0中的1位相对应，输入分别为4位延迟缓冲器601的输入、输出信号。例如，异或门602的两个输入信号分别为c0和c01，c01比c0延迟一个cp时钟脉冲周期，因此，当c0发生变化时，异或门602输出1个cp时钟脉冲周期宽度的正脉冲；当c0为一个cp时钟脉冲周期宽度变化信号时，异或门602输出2个cp时钟脉冲周期宽度的正脉冲。异或门603、异或门604、异或门605分别判断c1～c3是否发生变化，原理与判断c0是否发生变化相同。异或门602、异或门603、异或门604、异或门605的输出端分别连接至或门606的输入端，或门606用于综合判断c0～c3是否发生变化，只要c0～c3发生变化，或门606即输出键盘状态变化脉冲f，该脉冲为正脉冲。实施例中，延迟缓冲器601选择上升沿触发的8d触发器74hc273。实施例中，编码器300输出的是4位二进制键号，因此，延迟缓冲器601只需要4个d触发器。由于延迟缓冲器601中的4个d触发器和触发器101中的4个d触发器的触发输入端均连接至振荡器500的cp时钟脉冲输出端，因此，延迟缓冲器601与触发器101可共用一个8d触发器74hc273。延迟缓冲器601还可以采用其他方案，例如，采用rc电路，利用4个rc电路分别对c0～c3进行延迟；如果rc电路的延迟时间小于一个cp时钟脉冲周期，则编码器300输出一个周期的有效编码c3～c0时，在输出有效编码c3～c0开始和输出有效编码c3～c0结束都产生一个键盘状态变化脉冲，键盘状态变化脉冲的宽度等于rc电路延迟时间；如果rc电路的延迟时间大于等于一个cp时钟脉冲周期，则编码器300输出一个周期的有效编码c3～c0时，在输出有效编码c3～c0开始时产生一个键盘状态变化脉冲，脉冲宽度大于等于2个cp时钟脉冲周期。要求rc电路的延迟时间不超过2个cp时钟脉冲周期，以免产生漏报。所述的发明电路中，将对单键操作、组合键操作、键盘维持状态操作的定位，由cp脉冲扫描转换成同一二进制长度的状态码，采用统一编码的方式进行处理，单键操作、组合键操作、键盘维持状态操作仅体现在状态码的不同上；如果需要增减按键操作功能或者是调整按键操作功能，不需要修改键盘扫描电路结构，只需根据增减后的状态码表更新编码器300、即重新写入更新只读存储器301的存储内容即可。所述发明电路没有使用单片机、arm等微控制器，不用运行程序，工作可靠。当前第1页12