一种USBKEY芯片的版图结构的制作方法

本发明涉及集成电路设计技术领域，涉及芯片版图结构，尤其涉及一种usbkey芯片的版图结构。

背景技术：

随着信息化技术的发展，人们在享受信息化巨大价值的同时也面临着严峻的信息安全问题，基于pki体系的二代usbkey是一种高安全的身份认证介质，被中国银行业广泛应用于网银系统中，市场容量巨大。随着越来越多的国内企业进入usbkey行业，竞争越来越激烈，usbkey产品单价不断走低，从2007年的40元左右逐渐下降到2011年的30元左右，因此具有高性能、低成本、高安全性的usbkey芯片才能在激烈的竞争中生存。传统的usbkey芯片是8位处理器，标准的usb1.1设备，只支持usb全速通信，在传输数据量大的时候，速度上的劣势就显现出来。封装上主要采用ssop28的封装形式，这种封装形式芯片体积大，无法满足便携性的要求，而且散热性能差，因此设计一款基于32位处理器并集成usb2.0通信接口和各种加密模块的usbkey芯片尤为必要，而合理的芯片布局对实现芯片的高性能、低成本、高安全性至关重要，因此有必要提出一种合理高效的usbkey芯片的版图结构。

技术实现要素：

针对上述现有技术中存在的不足，本发明的目的是提供一种usbkey芯片的版图结构，包括九大版图区，各版图区布局合理、紧凑，数字模块和模拟模块之间有效隔离，面积达到最优化，降低了芯片成本，同时实现了高性能和高安全性。

为了达到上述技术目的，本发明所采用的技术方案是：

一种usbkey芯片的版图结构，所述版图结构包括第一版图区、第二版图区、第三版图区、第四版图区、第五版图区、第六版图区、第七版图区、第八版图区和第九版图区，其中，第一版图区、第二版图区、第三版图区分别与第七版图区相连；第四版图区与第五版图区、第六版图区、第七版图区、第九版图区相连；第八版图区与第五版图区、第七版图区相连；

第一版图区位于所述芯片的左侧上方区域；

第二版图区位于所述芯片的左侧中间区域，第二版图区与第三版图区、第七版图区、第九版图区之间具有预设距离一；

第三版图区、第四版图区和第五版图区位于所述芯片的左侧下方区域；

第四版图区位于第三版图区下方，距离第三版图区、第五版图区和第九版图区之间具有预设距离二；

第五版图区位于芯片左侧下方区域，并位于第三版图区和第四版图区的右侧，第五版图区与第三版图区、第六版图区、第九版图区之间相连，第五版图区50与第七版图区70之间具有预设距离三；

第六版图区位于所述芯片的右侧下方区域，与第七版图区70相连；

第七版图区位于所述芯片的中间及右侧上方区域；

第八版图区分成四部分版图区，分散位于第一版图区和第六版图区周围；

第九版图区成直角型，分成两部分版图区，分别位于所述芯片的四边上。

优选地，所述第一版图区为存储器版图区，包括静态随机存储器版图区和只读存储器版图区。

优选地，所述第二版图区为锁相环版图区，包括频率鉴相器版图区、电荷泵版图区、低通滤波器版图区和压控振荡器版图区，分别使用单独的模拟电源和地供电，并添加衬底隔离环和n阱隔离环。

优选地，所述预设距离一为40μm-50μm。

优选地，所述第三版图区为振荡器版图区，第三版图区周围添加衬底隔离环和n阱隔离环，隔离周围噪声。

优选地，所述第四版图区为usbphy版图区。

优选地，所述预设距离二为10μm-20μm。

优选地，所述第五版图区为模拟电路版图区，包括线性稳压电路版图区、过流保护电路版图区、带隙基准电路版图区、上电复位电路版图区、电压检测电路版图区、频率检测版图区和高频滤波电路版图区，防止数字和模拟信号之间的干扰。

优选地，所述预设距离三为30μm-50μm。

优选地，所述第六版图区为闪存存储器版图区。

优选地，所述第七版图区为数字逻辑电路版图区。

优选地，所述第八版图区为光传感电路版图区。

优选地，所述第九版图区为输入输出接口版图区，包括普通输入输出接口版图区和电源输入输出接口版图区。

本发明由于采用了上述九大版图区，所获得的有益效果是，各版图区布局合理，充分考虑性能、面积和安全性的需求，在实现芯片高性能和高安全性的同时，最大限度的减少芯片的面积，降低芯片的成本，在关键模块的周围添加衬底隔离环和n阱隔离环，有效避免噪声的干扰，提高芯片的可靠性。

下面结合附图和具体实施方式对本发明做进一步说明。

附图说明

图1是本发明具体实施的usbkey芯片的版图结构示意图。

具体实施方式

参看图1，为本发明具体实施的usbkey芯片的版图结构示意图。该usbkey芯片的版图结构，包括第一版图区10、第二版图区20、第三版图区30、第四版图区40、第五版图区50、第六版图区60、第七版图区70、第八版图区80和第九版图区90。

所述第一版图区10位于芯片版图的左侧上方区域；第二版图区20位于左侧中间区域；第三版图区30、第四版图区40和第五版图区50位于左侧下方区域；第三版图区30位于第四版图区40上方，第五版图区50位于第三版图区30和第四版图区40右侧。

第六版图区60位于芯片右侧下方区域；第七版图区70位于芯片中间及右侧上方区域；第八版图区80分散位于第一版图区10和第六版图区60周围；第九版图区包括位于芯片四边的第九版图区90和位于芯片三个边角的第九版图区90。

第一版图区10、第二版图区20、第三版图区30分别与第七版图区70相连；第四版图区40与第五版图区50、第六版图区60、第七版图区70、第九版图区90相连；第八版图区80与第五版图区50、第七版图区70相连。

所述第一版图区10为存储器版图区，包括两块容量分别为16k和4k的静态随机存储器和一块容量为32k的只读存储器，用于存储程序。由于存储器版图面积较大，而且只与第七版图区70有数据交互，所以将存储器版图区设置于芯片的左侧上方区域。

所述第二版图区20为锁相环版图区，用于产生系统时钟及分频时钟信号。锁相环版图区包括频率鉴相器版图区、电荷泵版图区、低通滤波器版图区和压控振荡器版图区。为了保证其输出的稳定，第二版图区20与第三版图区30、第七版图区70、第九版图区90之间具有预设距离一，该预设距离一为40μm-50μm，使用单独的模拟电源和地供电，并且添加衬底隔离环和n阱隔离环。

所述第三版图区30为振荡器版图区，用于产生32mhz、15mhz、30khz三种频率的时钟信号。振荡器版图区周围添加衬底隔离环和n阱隔离环，隔离周围噪声对振荡器输出的影响。

所述第四版图区40为usbphy版图区，用于通用串行总线（usb）物理层（physical）的数据通信；包括一个免外部晶体的usbphy模块，可以减小芯片的面积，降低成本；使用3.3v模拟电源和1.5v数字电源对其供电，第四版图区40距离第三版图区30、第五版图区50和第九版图区90之间具有预设距离二，该预设距离二为10μm-20μm，防止干扰。

所述第五版图区50为模拟电路版图区，包括线性稳压电路版图区、过流保护电路版图区、带隙基准电路版图区、上电复位电路版图区、电压检测电路版图区、频率检测版图区和高频滤波电路版图区；线性稳压电路版图区提供芯片内部所用的1.5v核心电压和usbphy模块所使用的3.3v电压。过流保护电路版图区防止热插拔时的瞬时上电或者电流负载剧烈变化而引起的闩锁（latch-up）效应，将外部电源电压经过流保护处理后输出给稳压电路。第五版图区50与第三版图区30、第六版图区60、第九版图区90有相连，第五版图区50与第七版图区70具有预设距离三，该预设距离三为30μm-50μm，防止数字和模拟信号之间的干扰，在版图布局中将第五版图区50设置于芯片左侧下方区域。

所述第六版图区60为闪存存储器（flash）版图区，容量为320k的norflash，作为程序和数据存储器。flash版图面积较大，将其设置与芯片右侧下方区域，与第七版图区70进行数据交互的一边朝向第七版图区70放置，这样有利于布线。

所述第七版图区70为数字逻辑电路版图区，是由相应的综合工具产生的门级网表，经过自动布局布线工具产生的。第七版图区70面积最大，且与其他版图区都有数据的交互，在芯片布局时考虑尽量将其放置在芯片中间区域。数字电路中集成了四路随机数发生器，在版图布局中将四路随机数发生器放置在芯片的四个不同地方，以提高usbkey芯片的安全性。

所述第八版图区80为光传感电路版图区，分散位于第一版图区和第六版图区周围，对外来激光攻击进行监测并产生报警信号。

所述第九版图区90为位于芯片四边的输入输出接口版图区，包括普通输入输出接口版图区和电源输入输出接口版图区，均匀分布在芯片的四边；第九版图区90为位于芯片四边，其中的直角型版图区，用于将芯片边角处的电源环形成45度角连接，防止静电击穿。

综上所述，本发明所提供的usbkey芯片的版图结构充分考虑了性能、面积和安全性的需求，各版图区布局合理、紧凑，数字模块和模拟模块之间有效隔离，面积达到最优化，降低了芯片成本，同时实现了高性能和高安全性。

本发明并不限于上文讨论的实施方式，以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围；以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。