一种修正处理器BM3803读时序的装置的制作方法

本发明属于星载计算机技术领域，具体涉及一种修正处理器bm3803读时序的装置。

背景技术：

国产宇航用处理器bm3803只有一个i/o片选信号(iosn)，远远不能满足计算机系统的对片选信号数量的要求，需要使用译码器对i/o片选信号进行数量扩展，一般采用片选信号作为译码器的使能控制信号，地址线作为译码器的译码输入。由于bm3803固有时序特性，在对i/o区地址进行读操作的结束时刻，bm3803的i/o区片选信号和地址线(addr)几乎同时撤销，见图2中addr和iosn的相位关系。若直接使用bm3803的多位地址线addr和片选信号iosn进行译码，在译码动作将要结束时，由于电路系统延时和信号负载的不同，参与译码的地址线有可能早于片选信号发生变化，见图2中addr1和iosn1的相位关系，即译码器处于使能状态(片选信号iosn1有效)时，译码输入addr1发生了变化，译码器就会输出误片选，误片选的宽度约为terror，terror的大小与地址线addr1和片选信号iosn1变化的相位差相关。

如果采用译码器输出的片选执行fifo操作、清零或复位，一旦出现误片选，就可能导致误动作，需要进行规避。依据bm3803的i/o区读时序进行系统设计时，若要避免误动作，必须确保读操作的结束时刻，地址线不会先于片选信号变化，这就要充分考虑系统延时和信号的负载情况，并需要特别考虑在高低温状态下的时延变化，计算机系统高可靠设计难度大。

技术实现要素：

有鉴于此，本发明的目的是提供一种修正处理器bm3803读时序的装置，采用硬件修正时序的方法，可实现地址线对片选信号的包络，大大提高了对系统延时的容忍度。

一种修正处理器bm3803读时序的装置，包括型号为54ac374的锁存器、或门以及译码器；bm3803的系统主时钟clk输出到锁存器的cp端，即时钟输入端；bm3803输出的地址线addr以及输出的片选信号iosn进入到锁存器的不同输入端；地址线addr经锁存器锁存获得的信号addr2送入译码器的输入端；片选信号iosn经锁存器锁存后得到的信号iosn2送入或门的一个输入端，片选信号iosn送入到或门的另一个输入端，或门的输出端输出信号iosn3，再接到译码器的使能端en；信号addr2经译码器译码后，产生若干子片选，供i/o系统使用。

较佳的，所述译码器的型号为54ac138。

本发明具有如下有益效果：

本发明的一种修正处理器bm3803读时序的装置，采用系统时钟clk的上升沿驱动锁存器54ac374，对片选信号iosn和地址线addr进行前沿截取，得到iosn2和addr2，采用54ac32对片选信号iosn2进行后沿截取，得到iosn3，iosn3和addr2最终参与译码，使得修正后的片选信号iosn3已完全被地址线addr2包络，当使用译码器进行i/o片选信号扩展时，可有效避免译码器误输出。

附图说明

图1为本发明的一种修正处理器bm3803读时序的装置的电路图；

图2为bm3803i/o读时序修正示意图。

具体实施方式

下面结合附图并举实施例，对本发明进行详细描述。

如图1所示，本发明的一种修正处理器bm3803读时序的装置，包括型号为54ac374的锁存器、或门以及译码器(型号可选为54ac138)；bm3803的系统主时钟clk输出到锁存器的cp端，即时钟输入端；bm3803输出的地址线addr以及输出的片选信号iosn进入到锁存器的不同输入端；地址线addr经锁存器锁存获得的信号addr2送入译码器的输入端；片选信号iosn经锁存器锁存后得到的iosn2送入或门的一个输入端，片选信号iosn送入到或门的另一个输入端，或门的输出端输出iosn3，再接到译码器的使能端en；信号addr2经译码器译码后，产生若干子片选，供i/o系统使用。

如图2所示，bm3803读数据的过程共有5个时钟区间，lead_in为前消隐期，data1和data2为读周期1和2，等待周期可通过软件配置bm3803的相关寄存器，依据i/o设备的运行速度，设置为整数0～15，lead_out为后消隐期。

在读周期data1的上升沿，54ac374使用clk的上升沿锁存addr和iosn，此时addr已经稳定，54ac374输出的addr2为当前有效状态。iosn仍处于无效状态，54ac374输出的iosn2为当前无效状态，54ac32的2个输入都是无效片选，输出的iosn3也是当前无效状态。

若等待周期数设置为整数n，在读周期data1和data2之间会增加n个系统时钟周期。在第一个等待周期(当等待周期数大于0时)或读周期data2(当等待周期数为0时)的上升沿，54ac374使用clk的上升沿继续锁存addr和iosn，此时addr没有变化，仍处于稳定态，54ac374输出的addr2保持不变。iosn处于有效状态，54ac374输出的iosn2为当前有效状态，54ac32的2个输入都是有效片选，输出的iosn3也是当前有效状态。

在lead_out的上升沿，54ac374使用clk的上升沿继续锁存addr和iosn，此时addr没有变化，仍处于稳定态，54ac374输出的addr2保持不变。iosn处于有效状态，54ac374输出的iosn2为当前有效状态，54ac32的2个输入都是有效片选，输出的iosn也是当前有效状态，但iosn在lead_out的上升沿之后2～13ns即撤销，54ac32输出的iosn3随之处于无效态。从而使地址线addr2完全包络i/o片选信号iosn3，经54ac138等译码器译码后也不会出现误片选输出。

本发明bm3803的系统时钟clk的上升沿驱动锁存器54ac374，对片选信号iosn和地址线addr进行前沿截取，得到iosn2和addr2，采用54ac32对片选信号iosn2进行后沿截取，得到iosn3。iosn3和addr2最终参与译码。可见，修正后的片选信号iosn3已完全被地址线addr2包络，前沿滞后于地址线变化约1个时钟周期，后沿比地址线提前变化约1个时钟周期(一个时钟周期减去54ac32的延时)，即图2中的t1。以bm3803工作在30mhz主频的情况为例，前后沿有约33ns左右的延时余量。当使用译码器进行i/o片选信号扩展时，可有效避免译码器误输出。

修正bm3803读时序的装置经大于300小时验证，工作稳定。

综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：

技术总结
本发明公开了一种修正处理器BM3803读时序的装置，采用系统时钟CLK的上升沿驱动锁存器54AC374，对片选信号IOSN和地址线ADDR进行前沿截取，得到IOSN2和ADDR2，采用54AC32对片选信号IOSN2进行后沿截取，得到IOSN3，IOSN3和ADDR2最终参与译码，使得修正后的片选信号IOSN3已完全被地址线ADDR2包络，当使用译码器进行I/O片选信号扩展时，可有效避免译码器误输出。

技术研发人员：赵磊;伍攀峰;张毅;韩德崇;王勇;刘庆民
受保护的技术使用者：山东航天电子技术研究所
技术研发日：2018.11.23
技术公布日：2019.05.21