装置及计算设备的制作方法

本公开涉及一种装置及计算设备。
背景技术：
：现有技术为了允许系统使用同一个背板(backplane，简称bp)支持符合串行高级技术附件(serialadvancedtechnologyattachment，简称sata或串口)的设备或符合非易失性内存主机控制器接口规范(non-volatilememoryexpress，简称nvme)标准的设备，如串口硬盘或nvme硬盘等，通常是在背板上设置分别符合两种标准的信号通道，例如，符合串口标准的信号通道与平台控制器(platformcontrollerhub，简称pch，也叫做南桥芯片组)提供的串口通道相连，符合nvme标准的信号通道与中央处理器(centralprocessingunit，简称cpu)提供的pcie通道相连。这样的设计会存在以下问题，需要分别给支持符合串口标准的设备或符合nvme标准的设备提供专用线缆，以实现通信连接，而过多的使用专用线缆导致成本较高且不利于系统散热，此外，该连接方式使得连接器需要同时连接两个专用线缆，使得连接器需要使用较多的针脚pin，造成生产成本和测试成本较高。技术实现要素：本公开的一个方面提供了一种装置，包括本体、第一连接器、选择器、第一接口、第一信号通道和第二信号通道，其中，所述第一接口至少包括符合第一标准的子接口和符合第二标准的子接口，所述第一信号通道可通讯地连接所述第一连接器和所述选择器，所述第二信号通道可通讯地连接所述选择器和所述第一接口，至少一个第二信号通道符合第一标准，至少一个第二信号通道符合第二标准，所述选择器用于根据所述第一接口中被连接的子接口，从第二信号通道中选择与被连接的子接口符合相同标准的信号通道。该第一连接器可以通过一个专用线缆与pch提供的高速输入输出(inputoutput，简称io)通道相连，这样使得可以根据接口中被连接的子接口，由选择器从多个信号通道中选择使用哪条信号通道，实现了信号通道可选的灵活的io，减少了第一连接器中pin的数量和专用线缆的数量。可选地，所述装置还包括至少一个第三信号通道，该第三信号通道可通讯地连接所述第一连接器和所述第一接口，其中，至少部分所述第三信号通道符合所述第一标准或所述第二标准。当只有部分信号通道需要进行切换时，不需要进行切换的信号通道可以直接固定在装置上，这样可以减小设计难度且能降低成本。可选地，在一种实施方式中，所述至少一个第一信号通道包括一个高速输入输出通道，所述至少一个第三信号通道包括三个符合第一标准的信号通道或者三个符合第二标准的信号通道。在另一种实施方式中，所述至少一个第一信号通道包括二个高速输入输出通道，所述至少一个第三信号通道包括二个符合第一标准的信号通道或者二个符合第二标准的信号通道。在另一种实施方式中，所述至少一个第一信号通道包括三个高速输入输出通道，所述至少一个第三信号通道包括一个符合第一标准的信号通道或者一个符合第二标准的信号通道。可选地，所述第一连接器通过线缆与平台控制器的第一输入输出端口相连，所述第一输入输出端口支持的信号通道的数量不少于所述第一信号通道和所述第三信号通道的数量之和。与现有技术中需要分别使用两个专用线缆来给装置提供符合不同标准的信号通道相比，本实施例中只需要使用一个专用线缆和平台控制器提供的灵活的io通道即可，进一步利用选择器实现可以提供符合不同标准的信号通道，这样可以减少专用线缆的数量，有助于降低成本，且可以降低线缆造成的风阻，此外，使用平台控制器提供的灵活的io通道时，可以有效减少连接器的pin的数量。可选地，所述第一标准为串行高级技术附件sata的标准，并且/或者，所述第二标准为高速串行计算机扩展总线pcie标准。这样使得该装置可以支持符合sata标准的设备或符合nvme标准的设备，如pcie硬盘等。可选地，所述第一输入输出端口至少提供拓展串行高级技术附件的端口。可选地，所述第一输入输出端口与第二连接器相连，所述第一连接器经由线缆与所述第二连接器相连。相比于现有技术，可以减少一个与cpu相连的连接器，且无需占用cpu的pcie端口。可选地，所述装置还包括处理器，该处理器分别与所述第一接口和所述选择器相连，相应地，所述选择器用于根据所述第一接口中被连接的子接口，从第二信号通道中选择与被连接的子接口符合相同标准的信号通道包括以下操作：首先，所述第一接口根据被连接的子接口给所述处理器发送第一信号，然后，所述处理器根据所述第一信号确定第二信号，所述第二信号包括选取的信号通道的信息，所述选取的信号通道所符合的标准与所述被连接的子接口所符合的标准相同，接着，将所述第二信号发送给所述选择器。这样便于简单高效地控制选择器选择合适的信号通道。可选地，所述第二信号为通用型输入输出信号，其中，当所述通用型输入输出信号为高电平时，所述选择器选取符合第一标准的第二信号通道，当所述通用型输入输出信号为低电平时，所述选择器选取符合第二标准的第二信号通道。可选地，所述装置还包括第四信号通道，该第四信号通道可通讯地连接所述处理器和所述第一连接器，其中，所述第四信号通道用于至少经由所述第一连接器传输符合第三标准的信号给基板管理控制器。这样使得基板控制器可以根据第四通道获取的信号确定如装置的负载信息，进而确定合适的控制策略，如风扇的转速等。本公开的另一方面提供了一种计算设备，包括一个或多个处理器、平台控制器、如上所述的装置以及可通过所述装置的所述第一接口通讯连接的设备，其中，所述平台控制器与所述一个或多个处理器可通讯地连接，所述装置与所述平台控制器可通讯地连接。本公开的另一方面提供了一种非易失性存储介质，存储有计算机可执行指令，所述指令在被执行时用于实现处理器的各种功能。本公开的另一方面提供了一种计算机程序，所述计算机程序包括计算机可执行指令，所述指令在被执行时用于实现处理器的功能。附图说明为了更完整地理解本公开及其优势，现在将参考结合附图的以下描述，其中：图1示意性示出了现有技术的装置的一种应用场景；图2示意性示出了根据本公开实施例的装置的一种框图；图3a示意性示出了根据本公开实施例的装置的另一种框图；图3b示意性示出了根据本公开实施例的装置的另一种框图；图3c示意性示出了根据本公开实施例的选择器选择信号通道的方法的流程图；图4a示意性示出了根据本公开实施例的装置的一种应用场景；图4b示意性示出了根据本公开实施例的平台控制器的第一输入输出端口提供的信号通道的示意图；以及图5示意性示出了根据本公开实施例的计算设备的框图。具体实施方式以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本公开实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本公开。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。在使用类似于“a、b和c等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有a、b和c中至少一个的系统”应包括但不限于单独具有a、单独具有b、单独具有c、具有a和b、具有a和c、具有b和c、和/或具有a、b、c的系统等)。在使用类似于“a、b或c等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有a、b或c中至少一个的系统”应包括但不限于单独具有a、单独具有b、单独具有c、具有a和b、具有a和c、具有b和c、和/或具有a、b、c的系统等)。本领域技术人员还应理解，实质上任意表示两个或更多可选项目的转折连词和/或短语，无论是在说明书、权利要求书还是附图中，都应被理解为给出了包括这些项目之一、这些项目任一方、或两个项目的可能性。例如，短语“a或b”应当被理解为包括“a”或“b”、或“a和b”的可能性。本公开的实施例提供了一种装置及计算设备。该装置与现有技术相比还具有选择器，该选择器可以根据接口中被连接的子接口符合的标准来选择信号通路，这样可以有效减少装置的第一连接器所需的pin数(同时也减少了专用线缆的数量)，且可以实现灵活的io的功能。图1示意性示出了现有技术的装置的一种应用场景。如图1所示，系统平台通常具有中央处理器cpu和pch，两者之间可通行连接，pch能向外提供的带宽取决于cpu给pch提供的带宽。pch负责连接外设组件互连标准(peripheralcomponentinterconnect，简称pci)总线、电子集成驱动器(integrateddriveelectronics，简称ide)设备、i/o设备等。其中，pci总线可以对如显卡、声卡、网卡、固态硬盘等设备提供支持，ide设备如硬盘、光驱等，i/o设备如键盘、鼠标等设备。为了使得系统平台可以支持符合不同标准的设备，例如，串口硬盘、pcie硬盘以提升系统平台的可扩展性等，通常需要提供一个背板以集成符合不同标准的信号通道，这样通过背板实现对符合不同标准的设备的支持。如图1所示，现有技术通常是从cpu提供的端口中引出数个符合pcie标准的信号通道至一个设置在主板上的连接器c1，以及从pch提供的端口中引出至少一个符合sata标准的信号通道至另一个设置在主板上的连接器c2，然后利用两个专用线缆分别连接至背板的连接器，背板中设置有符合这两种标准的信号通道，由背板提供分别满足两种标准的接口，这样当需要在系统平台上连接符合其中任意一种或多种标准的设备时，从背板提供的接口中选用合适的接口即可。然而，这种设计方法使得cpu提供的pcie端口被占用，且需要使用两根专用的线缆来连接背板和系统平台，且背板的连接器的接入pin的数量较多，以上原因会导致成本较高，且过多的线缆会造成散热系统的风阻过大，不利于散热。为了解决上述各种弊端，本公开的实施例提供了一种装置及计算设备。以下以具体实施例进行详细说明。图2示意性示出了根据本公开实施例的装置的一种框图。如图2所示，该装置可以包括：本体、第一连接器、选择器、第一接口、第一信号通道和第二信号通道。其中，所示第一接口至少包括符合第一标准的子接口和符合第二标准的子接口，至少一个第一信号通道可通讯地连接所述第一连接器和所述选择器，所述第二信号通道可通讯地连接所述选择器和所述第一接口，所述第二信号通道的数量不少于所述至少一个第一信号通道的数量，至少一个第二信号通道符合第一标准，至少一个第二信号通道符合第二标准，这样使得所述选择器可以根据所述第一接口中被连接的子接口，从第二信号通道中选择与被连接的子接口符合相同标准的信号通道。例如，第二信号通道包括符合sata标准的信号通道和符合nvme标准的信号通道，相应地，第一接口中包括符合sata标准的子接口和符合nvme标准的子接口。当第一接口中符合sata标准的子接口被设备连接时，如sata硬盘接入该第一接口，则选择器从第二信号通道中选取符合sata标准的信号通道即可。该选择器可以是通过手动来实现信号通道选择，也可以是自动进行信号通道选择，在此不做限定。需要说明的是，该第二信号通道可以指逻辑通道，如分别用于传输符合不同标准的信号的信号通道，即各第二信号通道可以对应同一个实体通道，如第二信号通道输出符合sata标准的信号时，则该第二信号通道为符合sata标准的信号通道；此外，该第二信号通道可以指电路，如当第一信号通道为一个hsio通道时，选择器可以根据该hsio通道的信号所符合的标准选取第二信号通道，如pch通过该hsio通道发送符合sata标准的信号时，选择器从多个第二信号通道中选取连接到sata子接口的对应pin的通道。选择器可以为独立电路，也可以是集成在处理器中的电路，还可以是通过处理器运行程序来实现。需要说明的是，所述选择器可以至少被部分地实现为硬件电路，例如现场可编程门阵列(fpga)、可编程逻辑阵列(pla)、片上系统、基板上的系统、封装上的系统、专用集成电路(asic)，或可以通过对电路进行集成或封装的任何其他的合理方式等硬件或固件来实现，或以软件、硬件以及固件三种实现方式中任意一种或以其中任意几种的适当组合来实现。在一个具体实施例中，所述第一信号通道共2个，其中一个第一信号通道符合sata标准，另一个第一信号通道符合nvme标准，第一接口包括分别符合sata标准的子接口和符合nvme标准的子接口。在另一个具体实施例中，所述第一信号通道共1个，该第一信号通道与pch提供的灵活的输入输出(flexibleinputoutput，简称flexio)端口中的高速输入输出通道(highspeedinput/output，简称hsio)相连，pch可以控制该hsio通道输出符合不同标准的信号，如符合sata标准的信号、符合nvme标准的信号等，该pch可以为intel公司提供的whitley平台的pch。其中，flexio运行一些高速信号被配置为pcie、usb3.0和/或sata信号，如在pch中总共有多个hsio端口，通过软件使得这些端口中的至少部分可以具有选择它们的功能以满足io需要的平台。本公开提供的装置可以根据接口中被连接的子接口，由选择器选择使用哪条信号通路，实现了以一条线缆与系统平台提供的输入输出(inputoutput，简称io)通道相连，实现了信号通道可选的灵活的io，进而减少专用线缆的数量。图3a示意性示出了根据本公开实施例的装置的另一种框图。如图3a所示，所述装置还可以包括第三信号通道，至少一个第三信号通道可通讯地连接所述第一连接器和所述第一接口，其中，至少部分所述第三信号通道符合所述第一标准或所述第二标准。由于一个接口通常包括多个信号通道，其中，可能只有部分信号通道需要设计成灵活的io，这样可以降低设计的复杂度和节省成本，因此，可以将不需要设计成灵活的io的通道直接以电路的形式固定在本体上。在一个实施例中，所述至少一个第一信号通道包括一个高速输入输出hsio通道，所述至少一个第三信号通道包括三个符合第一标准的信号通道或者三个符合第二标准的信号通道，第三信号通道可以指的是实体通道。或者，所述至少一个第一信号通道包括二个高速输入输出通道，所述至少一个第三信号通道包括二个符合第一标准的信号通道或者二个符合第二标准的信号通道。或者，所述至少一个第一信号通道包括三个高速输入输出通道，所述至少一个第三信号通道包括一个符合第一标准的信号通道或者一个符合第二标准的信号通道。其中，所述第一标准可以为sata标准，所述第二标准可以为pcie标准。例如，该装置可以为背板，该背板上包括一个hsio通道和三个pcie通道，选择器和第一接口之间的第二信号通道可切换为支持sata标准的信号通道或支持pcie标准的信号通道。需要说明的是，该pcie通道可以为pcie2.0通道或pcie3.0通道，在此不做限定。在一个具体实施例中，所述第一接口可以为u.2接口(也称为sff-8639，其本质上是sataepress，该u.2接口支持nvme标准)，u.2接口具有4个pin针脚，每个pin针脚连接一个pcie通道。该u.2接口可以兼容sata接口，而sata接口只需要一个符合sata标准的信号通道即可，因此，四个pin针脚中有3个针脚可以固定连接符合pcie标准的信号通道，只有一个pin针尖需要连接灵活的io通道。这样就可以实现一个背板提供sata接口和u.2接口，且可以根据接入的设备符合的标准进行接口切换。图3b示意性示出了根据本公开实施例的背板的另一种框图。如图3b所示，所述装置还可以包括处理器。该处理器分别与所述第一接口和所述选择器相连。这样可以通过该处理器实现所述选择器自动根据接入的设备从第二信号通道中选择信号通道。例如，当接入所述第一接口的设备为u.2硬盘时，处理器控制所述选择器自动从第二信号通道中选择符合pcie标准的信号通道。图3c示意性示出了根据本公开实施例的选择器选择信号通道的方法的流程图。如图3c所示，所述选择器用于根据所述第一接口中被连接的子接口，从第二信号通道中选择与被连接的子接口符合相同标准的信号通道可以包括操作s301～操作s303。在操作s301中，所述第一接口根据被连接的子接口给所述处理器发送第一信号。在操作s302中，所述处理器根据所述第一信号确定第二信号，所述第二信号包括选取的信号通道的信息，所述选取的信号通道所符合的标准与所述被连接的子接口所符合的标准相同。具体地，所述处理器可以根据预设的关系对照表确定第二信号。例如，所述第二信号为通用型输入输出(standsforgeneralpurposeinput/output，简称gpio)信号，当所述通用型输入输出信号为高电平h时，所述选择器选取符合第一标准的第二信号通道，当所述通用型输入输出信号为低电平l时，所述选择器选取符合第二标准的第二信号通道。以下以所述第一标准为sata标准，所述第二标准为pcie标准为例进行说明，该关系对照表可以如表一所示。表一关系对照表gpiosatapcieh√l√在操作s303中，将所述第二信号发送给所述选择器。例如，第一信号表明接入的设备是u.2设备，如u.2硬盘，则所述处理器给选择器发送一个低电平l信号，所述选择器从第二信号通道中选取符合pcie标准的信号通道，该被选取的符合pcie标准的信号通道，以及所述第一连接器与所述第一接口之间的另外三个符合pcie标准的信号通道共同对u.2接口提供支持，以满足u.2硬盘的接入需求。图4a示意性示出了根据本公开实施例的设备的一种应用场景。如图4a所示，所述第一连接器通过线缆与平台控制器的第一输入输出端口相连，所述第一输入输出端口支持的信号通道的数量不少于所述第一信号通道和所述第三信号通道的数量之和。在一个实施例中，所述第一输入输出端口至少提供拓展串行高级技术附件(supportsserialadvancedtechnologyattachment，简称ssata)的端口，所述第一输入输出端口与第二连接器c3相连，所述第一连接器经由线缆与所述第二连接器c3相连。其中，该第一输入输出端口可以为系统平台的pch提供的flexio端口，该flexio可以包括多个信号通道，每个信号通道所符合的标准可以不同，且其中至少部分信号通道所符合的标准可以由pch进行控制，如pch可以软件控制一个信号通道发送符合sata标准或者符合pcie标准的信号。在另一个实施例中，所述装置还可以包括第四信号通道，该第四信号通道可通讯地连接所述处理器和所述第一连接器，其中，所述第四信号通道用于至少经由所述第一连接器传输符合第三标准的信号给基板管理控制器。例如，该第四信号通道可以为用于传输符合i2c标准的信号，该符合i2c标准的信号可以包括负载信息等，如与装置连接的设备的状态等，由于连接的设备不同会导致不同的散热需求，如显卡等过高速设备的散热量通常会大于低速设备的散热量，当处理器检测到装置连接了一个高速设备时，可以通过给基板管理控制器(baseboardmanagementcontroller，简称bmc)发送符合i2c标准的信号来使得bmc控制散热装置如散热风扇提供更好的散热效果。图4b示意性示出了根据本公开实施例的平台控制器的第一输入输出端口提供的信号通道的示意图。如图4b所示，该第一输入输出端口提供22个端口，其中，存在两种类型的通道：固定通道和非固定通道，如通道1～4为固定通道，通道5、6为非固定通道，固定通道是指信号通道所符合的标准已固定，非固定通道是指信号通道所符合的标准可以进行切换，如pch通过软件的方式来切换通道5、6所符合的标准。图4b中包括5种标准的通道，其中任意两种都可以组合使用。在一个实施例中，参考图4a所示，该线缆中可以包括图4b中的通道9、10、11、12、15，其中，通道9、10、11分别与装置中的各第三信号通道相连，通道12、15分别与装置中的第一信号通道相连，选择器根据接入设备所符合的标准从通道12、15中选取一个通道与第二信号通道联通，使得所述第一接口可以用于传输符合某标准的信号。例如，接入的设备为sata硬盘，则所述选择器从第二信号通道中选择符合sata标准的通道与通道15联通，这样就可以借助装置传输符合sata标准的信号。又例如，接入的设备为u.2硬盘，则所述选择器从第二信号通道中选择符合pcie标准的通道与通道12联通，这样就可以借助装置传输符合pcie标准的信号，即支持u.2硬盘的接入。在另一个实施例中，参考图4a所示，该线缆中可以包括图4b中的通道10、11、12、13，其中，通道10、11、12分别与装置中的各第三信号通道相连，通道13与装置中的第一信号通道相连，选择器根据接入设备所符合的标准从第二信号通道选择信号通道，使得所述第一接口可以用于传输符合某标准的信号。例如，接入的设备为sata硬盘，则所述选择器从第二信号通道中选择符合sata标准的通道与通道13联通，这样就可以借助装置传输符合sata标准的信号。又例如，接入的设备为u.2硬盘，则所述选择器从第二信号通道中选择符合pcie标准的通道与通道13联通，这样就可以借助装置传输符合pcie标准的信号，即支持u.2硬盘的接入。需要说明的是，本实施例中需要pch结合软件来实现通道13所符合的标准的改变，如接入sata硬盘时，pch则通过通道13传输符合sata标准的信号。需要说明的是，图4b中通道13、14，除了能够提供sata信号，也可以提供pcie信号，即可通过pch切换信号达成兼具pcie与sata的目的，即，达成两个通道的弹性设计，这样可以通过该弹性设计使得hsio通道与装置的第一连接器相连以实现符合不同标准的信号的传输，可以减少第一连接器的pin数量。图5示意性示出了根据本公开实施例的计算设备的框图。图5示出的计算设备仅仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。如图5所示，所述计算设备500包括：一个或多个处理器510、平台控制器530、装置540和可通过所述装置的所述第一接口通讯连接的设备550。具体地，处理器510例如可以包括通用微处理器、指令集处理器和/或相关芯片组和/或专用微处理器(例如，专用集成电路(asic))，等等。处理器510还可以包括用于缓存用途的板载存储器。处理器510可以是用于执行信号处理的不同动作的单一处理单元或者是多个处理单元。此外，所述计算设备500还可以包括计算机可读存储介质520，例如可以是能够包含、存储、传送、传播或传输指令的任意介质。例如，可读存储介质可以包括但不限于电、磁、光、电磁、红外或半导体系统、装置、器件或传播介质。可读存储介质的具体示例包括：磁存储装置，如磁带或硬盘(hdd)；光存储装置，如光盘(cd-rom)；存储器，如随机存取存储器(ram)或闪存；和/或有线/无线通信链路。计算机可读存储介质520可以包括程序521，该程序521可以包括代码/计算机可执行指令，其在由处理器510执行时使得处理器510通过执行程序521以实现所述装置540、设备550的各种功能或其任何变形，所述装置540的各种功能包括但不限于信号传递等，此外，还可以存储如关系对照表等信息。程序521可被配置为具有例如包括计算机程序模块的计算机程序代码。例如，在示例实施例中，程序521中的代码可以包括一个或多个程序模块，例如包括程序模块521a、程序模块521b、……。应当注意，程序模块的划分方式和个数并不是固定的，本领域技术人员可以根据实际情况使用合适的程序模块或程序模块组合，当这些程序模块组合被处理器510执行时，使得处理器510可以执行程序521以实现所述装置540、设备550的各种功能或其任何变形。根据本公开的实施例，处理器510可以与计算机可读存储介质520进行交互，来执行根据本公开实施例的所述控制器的各种功能或其任何变形。本公开还提供了一种计算机可读介质，该计算机可读介质可以是上述实施例中描述的设备中所包含的；也可以是单独存在，而未装配入该设备中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被执行时，以实现所述控制器的各种功能。根据本公开的实施例，计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑磁盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行装置或者器件使用或者与其结合使用。而在本公开中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、有线、光缆、射频信号等等，或者上述的任意合适的组合。附图中的流程图和框图，图示了按照本公开的各种实施例。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。本领域技术人员可以理解，本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合，即使这样的组合或结合没有明确记载于本公开中。特别地，在不脱离本公开精神和教导的情况下，本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本公开的范围。尽管已经参照本公开的特定示例性实施例示出并描述了本公开，但是本领域技术人员应该理解，在不背离所附权利要求及其等同物限定的本公开的精神和范围的情况下，可以对本公开进行形式和细节上的多种改变。因此，本公开的范围不应该限于上述实施例，而是应该不仅由所附权利要求来进行确定，还由所附权利要求的等同物来进行限定。当前第1页12